请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：66AK2L06 大家好、我们的66AK2L06设计将不会使用很多器件功能。 我已经阅读了 KeystoneII 器件的许多文档。 大多数问题都会得到解答、但是我没有找到有关如何处理功能的器件引脚的建议、例如 USB3.0、DDR3和 EMIF。 如果这些功能未使用、我是否可以将与这些接口关联的所有引脚保持未连接状态？
大家好、我们的66AK2L06设计将不会使用很多器件功能。 我已经阅读了 KeystoneII 器件的许多文档。 大多数问题都会得到解答、但是我没有找到有关如何处理功能的器件引脚的建议、例如 USB3.0、DDR3和 EMIF。 如果这些功能未使用、我是否可以将与这些接口关联的所有引脚保持未连接状态？
您好！
[引用] USB3.0、DDR3和 EMIF 示例。 如果未使用这些功能、能否将与这些接口关联的所有引脚保持未连接状态？
硬件设计指南中对此进行了说明()
：
对于 USB、请参阅第6.13.7节未使用的 USB 信号：
"如果未使用 USB 接口、所有 USB 信号都可能保持未连接状态。 如果您的 KeyStone II 器件具有多个 USB 接口且仅使用一个、则其余的 USB 信号将保持未连接状态。"
-对于 DDR3 -第6.8.3节未使用的 DDR3引脚要求：
'如果 DDR3外设被禁用、所有接口信号(包括基准时钟)可保持悬空并且输入缓冲器被断电。
所有未使用的 DDR3地址引脚必须保持悬空。 所有未使用的纠错引脚也必须保持悬空。 所有剩余的控制线在未使用时也必须保持悬空。 必须在相应的 MMR 中正确禁用未使用的字节通道。
如果不需要 DDR3接口、则必须仍然连接 DDR3 PLL 电源(AVDDA2)并安装铁氧体磁珠、以最大限度地降低噪声。
如果未使用、主 DDR3时钟输入必须按照第3.3节图15所示进行配置。 上拉电阻必须为 CVDD 内核电源。 无论是否使用 DDR3接口、VREFSSTL 引脚都必须连接到 VREF (0.75V)电源。"
-对于 EMIF、请参阅6.11.3未使用的 EMIF16引脚要求：
'如果 EMIF16外设未被使用、EMIF16输入可保持未连接状态。
该接口包含内部上拉和下拉电阻器、因此泄漏电流最小。 如果仅使用外设的一部分、则不使用的数据引脚可保持悬空。
注-上述建议基于未使用的外设、并且未连接任何布线。 如果迹线连接到任何外设输入引脚、则需要添加上拉(连接到 DVDD18)或下拉(连接到 VSS)电阻器(4.7k Ω)。"
注意：如果没有其他明确建议特定 IP 未使用引脚的数据手册、请参阅 KeyStone II 器件硬件设计指南中的上述部分。
此致、
Yordan
