• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 140 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM4376：LPDDR2布局规则

admin
Guru**** 2563250 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/614690/am4376-lpddr2-layout-rules

器件型号：AM4376

您好！

是否需要在 DQS [x]组和 CK-ADDR_CTRL 组之间进行长度相等的布线？

此致、
新义郎

  • 0
    TI__Guru**** 2563250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    每个 DQS 时钟网类别的长度与其关联的 DQ 信号网类别匹配。 长度匹配只在一个字节内完成。 不需要在字节之间进行长度匹配。 也不需要在 DQ 和 ADDR_CTRL 网类别之间进行长度匹配。
  • 0
    TI__Guru**** 2563250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    我的初始响应不准确：对于 LPDDR2、DQS 网类别和 DDR CLK 之间需要具有长度匹配才能满足 tDQSS。
  • 0
    TI__Guru**** 2563250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Biser、

    感谢您的快速回复。
    我知道 DQS 网类别和 DDR CLK 之间需要长度匹配。

    此致、
    新义郎