This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] RTOS/AM4379:McSPI 时钟相位说明

Guru**** 2589275 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/613053/rtos-am4379-mcspi-clock-phase-clarification

器件型号:AM4379

工具/软件:TI-RTOS

您好!

我的问题可能会比较尴尬。

不过、我还是想了解 SPI 时钟的相位差:

我在 SPI 阶段看到的通用命名法是数据锁存在 SPI 时钟的上升/下降沿。

在 TI AM437x 中、在 TRM 中、当我看到配置寄存器时、我看到以下术语:

SPICLK 阶段
0h (R/W)=数据被锁存在 SPICLK 的奇数边沿上。
1h (R/W)=数据被锁存在 SPICLK 的偶数边沿上。

我的直觉是-奇怪的边缘是下降边缘、而偶数边缘是上升边缘。

我想理解这一点、并得到专家们的确认。

提前感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    请参阅 AM437x TRM 中的第26.3.1.3.6节。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Biser、

    感谢您的回复。
    26.3.1.3.6从上升沿和下降沿的角度讨论 SPI 阶段。
    配置寄存器会讨论偶数和奇数边沿的相位间隔。

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    请参阅表26-5和图26-6。 时钟极性和相位用于配置 SPI 模式。