[参考译文] TDA3：有关断电序列的问题

您好、kenshow、

区经理团队将尽快回复。 在此之前：

VPP 是早期器件上的电源引脚。 我在 TDA3中找不到 vpp 引脚。 它可以与 VDD 内部连接。 在所有情况下、用户只能参考 VDD 引脚。

注7应参考外部时钟场景(无晶体、但外部方形时钟馈送到 XI_osc0)。 借助外部振荡器、用户可以控制时钟-例如、在 POR 时禁用时钟等

此致、

STAN

您好 Kenshow、

1) 1)这是您在开始斜坡-黎明前必须确保的最短时间。

2) 2)如果所有 vddshv*电源为1.8V，则这些电源轨可以与 vdds18v_*同时下降。 这意味着允许它们在 VDD_dspeve 和 VDD 之后斜降。
上一句说明、在使用3.3V 电源开始斜降过程之前、您必须等待保护时间
在这种特定情况下、没有3.3V 电源可以开始斜降、因此您必须从内核(VDD_dspeve 和 VDD)开始。 但是、您仍然必须提供保护周期、但没有3.3V 电源。 因此、在开始降低内核数之前、您仍然必须等待至少100μs μ s。

4)是的、这是一个拼写错误。

5) 5)注释5中的第一个项目符号解释了使用 DDR2存储器时的选项、这些电源组合在一起并由相同的电源供电(因为 DDR2电压为1.8V)。
第二块状块解释说，也可以不从单个来源获取这些数据。 如果您将 DDR (VDDS_DDR1、VDDS_DDR2、VDDS_DDR3)和 vds18v_*(vdds18v_DDR1、vdds18v_DDR2、vdds18v_DDR3)的源分开，则必须确保 DDR 电源在 vdds18v_*之后不会下降。

一般而言、我建议您为此 SoC 使用专用 PMIC。 它们支持电源定序要求和其他出色功能。

谢谢、
直径

您好 Kenshow、

不确定您的问题是什么、但上图看起来有效... 请注意- VDDS_DDR*必须在 vdds18v 之前斜降。
我看不到 vdds18v 的时序，但假设它在 VDDS_DDR*之后开始斜降。
一般而言，VDDS_DDR*和 VDDA_*域之间没有相关性。

谢谢、
直径

请在下面找到有关 TDA3x 断电序列图注3和5的进一步说明。

注3：

在任何 TDA3电压降至最低功能电平以下之前、PORz 必须在100us 的最短运行时间内置为低电平、以确保所有 SoC 电路均已设置为已知安全状态。 如果任何 vddshv*使用3.3V 电压，则在 PORz 被置为低电平后，该电源必须在100us 内保持大于2.7V 的电压。 如果所有 vddshv*都设置为1.8V 并使用与 VDDS1V8相同的电源，则它们可以与 VDDS1V8同时下降。  在这种情况下、第一个斜降电源将是 VDD 和 VDD_dspeve。  在 PORz 被置为低电平后、这些电源的以太网信号应在不超过100us 的时间内开始斜降、以确保在 SoC 电压开始断电之前 TDA3已被设定为一个安全状态

注5：

禁用 VDDS_DDR 之前的500us 延迟旨在允许 VDD 以足够的时间开始放电、以便 VDDS_DDR 电源的斜降速度不会超过 VDD。