请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：66AK2G02 您好！
我一直在研究器件时钟树、并注意到一些让我感到困惑的事情。 在设置 NSS 时钟时、我已将 NSS PLL 设置为1GHz 以提供以下时钟：
divider _NSS_PLL_1_RGMII_MHz_250_CLK = 250MHz
divider _NSS_PLL_0_RGMII_MHz_5_CLK = 5MHz
divider _NSS_PLL_2_GMII_RFTCLK = 125MHz
divider _NSS_PLL_3_RGMII_MHz_50_CLK = 50MHz
VCLK = 200MHz
ESW_CLK = 200MHz
SYSCLK1 = 600MHz
这对我来说都是正确的。 引起混淆的部分是时钟到 RMII_CLKOUT 引脚的路由。 在 TRM 的第5.4.3节中、可以说时钟源为25MHz 时钟或50MHz 时钟。 在 CTT 中、对该引脚进行布线、以便有两个可用信号、一个时钟和一个该时钟的副本除以2。 问题是、该时钟、如 CTT 中所示、是 Divider_NSS_PLL_0_RGMII_MHz_5_CLK、即5MHz。 这似乎不正确。 连接到此引脚的时钟是否应为 Divider_NSS_PLL_3_RGMII_MHz_50_CLK ？ TRM 中的图11-906显示了要采用的路由。
Jeff
