This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TCI6638K2K:针对 cache_inv 和 cache_wb 使用 double _mfence

Guru**** 2555630 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/610990/tci6638k2k-double-_mfence-for-cache_inv-and-cache_wb

器件型号:TCI6638K2K

您好!

在最近的 PDK (pdk_k2hk _4_0_6)中、第二个_mfence 指令被添加到 cache_inv 和 cache_wb 操作(CSL_cacheAux.h)中。 此修复程序是否与 C66x DSP 相关? 我能更详细地了解这个围栏问题吗? 导致此问题的这种非常特殊的情况是什么?

假设发生了这种特殊情况、在对描述符执行缓存操作后、我将该描述符推送至某个 Que。 此 qmss 操作是否会导致类似挂起的情形?

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Melih、

    我已将此内容转发给软件专家。 他们的反馈应发布在此处。

    BR
    Tsvetolin Shulev
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Keystone 1勘误表(即搜索 SPRZ370B)中的 Advisory 22中介绍了此双栅栏解决方案。 我认为这不是 K2的问题。 如果有第二个围栏、它不会伤害任何东西。 是的、它特定于 C66x DSP。