This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352:DDR 时钟终端

Guru**** 2553450 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/609181/am3352-ddr-clock-termination

器件型号:AM3352

您好!

我的客户有 DDR3内存读/写错误、读取时一位写数据是不同的。
我们现在正在检查 PCB 布局规则、软件矫正等。

我们得到的一点是、DDR_CK/CK#通过0.1 μ F 电容器连接到 GND、而不是连接到 VDDS_DDR。

他们说波形清晰、交流/直流时序正常、但 AM335x 和 DDR3是否可以接受该连接?

此致、
松崎武

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好!

    否、这不符合设计建议。 他们应该纠正它并再次检查。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    我的客户将更正连接。
    问题尚未解决、但感谢您的回答。

    此致、
    松崎武