Pavel、
我是指 AG21的 EMAC_RMREFCLK -> 50MHz 输出的抖动是否符合 RMII 参考时钟规格。 由于客户使用内部源输出50MHz 时钟到 PHY、以太网通信不稳定、替换为外部振荡 器50MHz 连接到 EMAC_RMREFCLK、然后稳定。
客户测量 了 AG21的 EMAC_RMREFCLK 输出、抖动非常高。
我在 OMAP-L138 TRM 中看到一条注释、它说输出时钟不能满足 RMII 时钟规格、所以我问 DM385是否有相同的限制？ 如果否、是否有客户在 MPed 产品中对 RMII 使用 ARG21输出50MHz？
[引用用户="Tony Tang"]
我是指 AG21的 EMAC_RMREFCLK -> 50MHz 输出的抖动是否符合 RMII 参考时钟规格。 由于客户使用内部源输出50MHz 时钟到 PHY、以太网通信不稳定、替换为外部振荡 器50MHz 连接到 EMAC_RMREFCLK、然后稳定。
客户测量 了 AG21的 EMAC_RMREFCLK 输出、抖动非常高。
我在 OMAP-L138 TRM 中看到了如下所示的注释、它指出输出时钟不符合 RMII 时钟规格、
[/报价]
我们在 DM38x 文档中没有此注释、因此我怀疑(但未经过测试)它在这里应该符合 RMII 规范。
AM335x 文档(Advisory 1.0.16)中也有相同的器件勘误表、其中的问题是 RMII 参考时钟来源于高抖动 PLL。 而在 DM38x 中、我们通过低抖动 DPLLLJ SATA 串行器/解串器 PLL 提供时钟。 有关更多信息、请参阅以下 e2e 线程：
我们还针对 AM57x 和 DRA7x 提供了类似的器件勘误表、但我找不到这样的 DM38x 勘误表。
关于高抖动、您应该检查是否满足 OSC0 20MHz 时钟要求以及 SATA 串行器/解串器 PLL 要求。
此致、
帕维尔
Pavel、
但在 TRM RMII 接口连接图中、RMREFCLK 仅是来自 PHY 的输入。 我想这个数字来自设计文档、我不确定设计人员是否知道限制、但忘记将其添加到注释中。
