请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320C6678 你(们)好
我们最近将设计中的 DDR3 RAM 从 ISSI 模型 IS43TR16128A 更新为 IS43TR16128C 模型、原因是淘汰问题(它们具有相同的规格)。
DDR3以1333MHz 的频率运行、旧型号"A"在正确初始化时没有问题。
但是、新的型号"C"在热重启后重新配置 DDR3存储器时出现问题。 首次配置存储器时、其工作正常。 (如果通过 CCS 中的 GEL 文件进行配置、也可以正常工作)。
在热重启时、我们还激活了 IBL 中的 PLL_reinit_workaround。 在这种情况下、在重新配置 DDR 控制器之前重新配置 PLL。
在这种情况下、部分自动调平失败、DDR_STATUS 寄存器返回0x40000064、这表示读取 DQS 栅极训练和读取数据眼图训练超时。
当 DDR3 PLL 降低到1066MHz 时，"C"型也可以正常工作，不会出现任何错误。
我们希望 DDR3 RAM 能够以1333MHz 的可靠运行、而不需要返回1066MHz。
您是否有任何关于在何处寻找解决方案的建议？
我们应该看看水平调整初始化值、还是在执行 DDR3配置之前重新配置 PLL 存在一些问题？
是否有方法从软件对 DDR3内存控制器和 DDR3 RAM 进行硬复位、以便在 PLL 配置后、可以完全重新启动内存控制器？
