请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：66AK2G02 您好！
我在有关 RMII_REFCLK 引脚的文档中发现了一些不一致之处、希望有人能为我提供一些信息。
在数据表中、该引脚显示为输入(第4.3.13节)和 IOZ (第4.2节)。 在 TRM 中、它显示为输出(第11.13.4.2.2节)和输入(图11-904)。
从数据表中：
RMII_REFCLK 引脚在器件内部实现为焊盘回送-输出信号通过输入缓冲器环回、用作内部基准信号。 为了提高时钟输入的信号完整性、需要串联端接(尽可能靠近器件引脚)。
这与与与引脚关联的 CFG 寄存器相结合、似乎表示该引脚可通过以下方式使用：
1.用50MHz 信号驱动 CLKOUT。 RMII_REFCLK 和 PHY 接收该时钟信号、如 TRM 图11-904所示
2. CLKOUT 为高阻态并且 RMII_REFCLK 被配置为一个输入。
在情况1中、与 RMII_REFCLK 相关的器件引脚是否会输出 CLKOUT 信号？
案例2是否可行？
感谢你的帮助、
Jeff
