[参考译文] Linux/DRA744：DRA744：如何使用扩展显示功能和2个 VOUT 显示2880x960分辨率

这是使用 LCD1和 LCD2并激活 PLL Video1和 PLL Video 2的标准配置(DS_clockdump)：

e2e.ti.com/.../standard_5F00_configuration.txt

为了获得 HSYNC 之间的同步(如上图中所示的2ns 延迟)、我们使用 DS_CLK 作为 F_CLK 源、这是 LCD1和 LCD2的共用源、并且我们禁用了视频 PLL：

e2e.ti.com/.../our_5F00_configuration.txt

你好，Venkat，谢谢。

我添加了更多详细信息。

为了使 LCD 能够与常见的 dss_clk 配合使用、我们在驱动程序 dpi.c 中修改了为 dra7xx 选择时钟源的函数：

感谢您的回答、

"DPLL_PER HSDIV 12仅馈入 DSS_GFCLK。 这会影响任何其他 IP。"

好的、好的！

"对于 LCD 输出和 HDMI、您尝试实现的像素时钟频率是多少："

我们在数据表中提供了以下范围：

LCD 时钟：85MHz 至93MHz

HDMI 时钟：32.4至41.2 MHz

"您是否考虑使用 DPLL Video1 HS DIV3..."

是的、这也是我们考虑的解决方案、但从测量结果来看、LCD 同步不是"可"的、并且可能在2-12ns 范围内变化(HSYNC 之间的延迟+或-)。

然后我们决定强制使用更稳定且 HSYNC 之间的延迟为~2ns 的 DSS_CLK。

这是在视频 PLL 1-3至 LCD2和 LCD3以及 mux13/dpi1设为 LCD3的情况下进行的测量(请参阅~10ns 延迟)：

>>但通过这种方法、HDMI 不再工作。

HDMI 无法正常工作意味着什么？ 您是否遇到同步错误或 HDMI 接口根本不出现？

HDMI 接口出现、但 HDMI 时钟不正确：通过对 DSS_CLOCK 除数(CM_DIV_H12_DPLL_PER 寄存器)的特定写操作手动调整时钟、我们可以让 HDMI 工作：

devmem2 0x4A00815C w 0x00000204 => HDMI 工作、但 LCD 不工作

devmem2 0x4A00815C w 0x0000020B => HDMI 不工作、LCD 工作并且处于同步状态

可能(我们假设)在强制为所有 dpi 视频 LCD 使用 DSS_clock 后、驱动程序无法计算 HDMI 的正确分频值。

最终产品将使用哪种 DRA7型号？

DRA7xxP、 DSS 的时钟方案在"控制模块"中有所不同(它可以采用"备用外部时钟")。

但我们不能使用该外部源、因为我们的原理图中没有该外部源、而且我们的电路板上没有 J6P...

您好！

我查看了您之前共享的时钟转储。  在这两个转储中、HDMI PLL 设置为相同的值。 我们怀疑在分频器从0x4 -> 0xB 变为0x4后、DSS 功能时钟太慢、无法处理 HDMI 数据速率。 一个要检查的选项是从 HDMI PLL 为 DSS 计时、而不是从 PRCM 为 DSS_CLK 计时、同时从 DSS_CLK 为 LCD1和 LCD2计时。 此控制通过 DSS_CTRL 寄存器(0x5800 0040)完成。

您还能分享您正在使用的确切 LCD 时序吗？ 我希望能够在我的末尾复制设置 我正在从 DT 查找以下模块。

      面板正时｛
         时钟频率=<154000000>；
         hactive =<1920>；
         Vactive =<1200>；

         前沿=<112>；
         后沿=<32>；
         HSYNC-LEN =<16>；

         垂直前沿=<16>；
         后沿=<16>；
         vsync-len =<2>；

         HSYNC-ACTIVE =<0>；
         vsync-active =<0>；
         停用=<1>；
         像素时钟激活=<1>；
      }；

此致、

Venkat

勘误表1.

勘误表2.

您好！

我们正在处理该补丁。 我们将在测试更新后发布更新。

此致、

Venkat

好的