This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] RTOS/AM4377:SBL 源代码问题

Guru**** 2595800 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/643640/rtos-am4377-sbl-source-code-question

器件型号:AM4377

工具/软件:TI-RTOS

您好!

以下来源可能错误、它们是否正确?
当检查 AM 437x 的 TRM 时、EMIF4D_IODFT_TEST_LOGIC_GLOBAL_CTRL 寄存器是 EMIF 模块的寄存器。

pdk_am437X_1_0_7\packages/ti\starterware\bootloader\src\am43xx\SBL_am437xx_platform_DDR.c

SblPlatformDdrConfig()

if (SBL_platform_MEM_TYPE_DDR3 = memType)

在 DDR PHY 和 IO 控制设置之后应用了/* hwlvmod 复位。 *
HW_WR_REG32 ((SOC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC)、0x00002011U);
HW_WR_REG32 ((SOC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC)、0x00002411U);
HW_WR_REG32 ((SOC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC)、0x00002011U);

/*配置 DDR I/O 和控制模块寄存器完成。 *
HW_WR_REG32 ((SOC_EMIF_ADDRSP0_REG + EMIF_SDRAM_REF_CTRL)、0x80003000U);

regVal = pDdrEmifCfg->ddrPhyCtrl;
HW_WR_REG32 ((SOC_EMIF_ADDRSP0_REG + EMIF_DDR_PHY_CTRL_1)、regVal);
HW_WR_REG32 ((SOC_EMIF_ADDRSP0_REG + EMIF_DDR_PHY_CTRL_1_Sdw)、regVal);

/*设置 DDR3 H/W 调平配置。 *
SblPlatformDdrPhyInit (&pDdrCfg->ddrEmifPhyCfg、memType);

在 DDR PHY 和 IO 控制设置之后应用了/* hwlvmod 复位。 *
HW_WR_REG32 ((SOC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC)、0x00002011U);
HW_WR_REG32 ((SOC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC)、0x00002411U);
HW_WR_REG32 ((SOC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC)、0x00002011U);


"SoC_CONTRAL_MODULE_REG + EMIF_IODFT_TLGC"似乎是"SOC_EMIF_ADDRSP0_REG + EMIF_IODFT_TLGC"的错误。

此致、
新义郎

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    RTOS 团队已收到通知。 他们将在这里作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tsutada-San、

    如您所示、这似乎是 SBL DDR 初始化代码中的一个错误。 我们通过将其与 GEL 初始化代码进行比较来验证了这一点、并提交了一个错误供开发团队跟踪和修复代码。 请在发行说明中使用错误 ID PRSDK-3311来跟踪此问题。

    我们可能无法在2017年第4季度获得此信息、因为我们正在冻结此版本的代码、以解决关键错误、因此这可能会在2018年第1季度修复。
    如果计划中有任何更改、我将在该主题上发帖。

    此致、
    Rahul
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Rahul、

    感谢您的快速回复。
    我明白这是错误。

    此外、下面还有错误吗?

    /*已完成 EMIF 配置。 将 INIT 位设置回使能。 *

    HW_WR_REG 32 ((SOC_EMIF_ADDRSP 0 _REG + EMIF_SDRAM_REF_CTRL)、0x00003000 U);

    μs DDR3规格、CKE 必须在复位释放后保持低电平超过500 μ s。

    在400MHz 下使用 DDR3时钟时、0x3000的设置约为480us。
    U-boot 似乎会将其设置为0x3100。
    μs 此设置、它将超过500 μ s。

    此致、
    新义郎

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Tsutda-San、

    我已将其添加到要跟踪的同一错误中。 我们将使 RTOS 引导加载程序与 uboot 保持一致、但这应该被视为非关键、因为我们没有从该问题报告任何问题。

    此致、
    Rahul