This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/645466/dra767p-ddr3l-impedance-control-is-36-ohm-rtt-rcp-on-evm
您好！
您是否可以帮助我们澄清 DRA767P 上的 DDR3L 阻抗控制规则？
根据数据表、Zo 的规格为50~75 Ω、但 EVM 使用36 Ω RTT 和 RCP。
我还比较了 DRA746 EVM、它使用47 欧姆 RTT 和 RCP。
端接值应与驱动器输出阻抗和 PCB 阻抗匹配。 DDR 接口的驱动强度是可编程的、因此不同的实现可能会导致不同的驱动器设置。 可能会导致这些不同的设置、即需要调整端接值(以匹配驱动器)。 IO 仿真有助于使用特定的终止值优化特定的 IO 设置。
数据手册将 RTT 指定为 Zo 的+/- 5欧姆。 电路板的 Zo 由 PCB 设计设置、但 SoC 的 Zo 是可编程的。
谢谢 Robert
