[参考译文] AM5716：IPU 缓存和 MMU 设置

admin

Guru**** 2595770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/641650/am5716-ipu-cache-and-mmu-settings

器件型号：AM5716

您好！

我想了解 IPU 缓存和 Ammu 设置。 CM4需要在我们的系统中高速访问 L3/L4外设。请参阅以下主题。

https://e2e.ti.com/support/arm/sitara_arm/f/791/p/638925/2360149

如何为外设区域的页设置配置 cache_MMU_XXXXX_policy_n 寄存器？我不理解一些参数。

位19) L1_WR_policy -> 0x0：写入
位18) L1_ALLOCATE -> 0x0：未分配写入
位17) L1_LOADED -> 0x1：已发布
位16) L1_cacheable -> 0x0：不可缓存
bit 7) exclusion ->什么是正确的设置、0和1？
bit 6) PRELOAD ->正确的设置是什么、0和1？
位5)读取->该区域不是只读的。但没有说明、0和1。
位4)执行->该区域不可执行。但没有说明、0和1。
bit 3) volatile ->哪一项设置正确、为0和1？
位1)大小->视情况而定。
位0)使能-> 0x1：使能 PAGE

此致、
Kazu

8 年多前

0 admin 8 年多前

TI__Guru**** 2595770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

工厂团队已收到通知。他们将在这里作出回应。

0 admin 8 年多前

TI__Guru**** 2595770 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我在随附的 CCS 项目文件上进行了测试。此项目基于以下源文件。由于执行程序的 DDR 区域被 Ammu 设置为缓存目标区域、因此该程序控制 GPIO 并使电路板上的 LED 高速闪烁。

C：\ti\pdk_am57xx_1_0_8\packages/ti\cSL\examples\gpio\gpio_toggle\main.c
C：\ti\pdk_am57xx_1_0_8\packages/ti\CSL\examples\pcie \write_loopback\pcie _app.c

我想知道 Ammu 的设置、以便高速访问外围区域。因此、我设置了第0个大页映射的一些参数、用于配置外设区域的页。但是、似乎无法应用 DDR 区域第1页大型映射的缓存、因为程序会缓慢闪烁 LED。

我使用断点的 SCTM 函数测量了延迟函数的处理时间。
https://e2e.ti.com/support/development_tools/code_composer_studio/f/81/p/641731/2373027

1.禁用单向缓存：4.8亿个周期

2.启用单缓存：1500万个周期
AppUtilsConfigIPU1DefaultAMMU()；
儿童基金会(CSL_IPU_IPU1_UNICACHE_MMU_CONF_REGS_REGS)；

3.启用单缓存并启用过帐写入：4.8亿个周期
pagePolicyParams.l1PostedWrite = Ammu_L1_posted_write_enabled；

4.启用单缓存、启用过帐写操作和启用缓存：4.8亿个周期
pagePolicyParams.l1PostedWrite = Ammu_L1_posted_write_enabled；
pagePolicyParams.l1CacheEnable = Ammu_L1_cache_enabled；

请给我一些建议。

此致、
Kazu

e2e.ti.com/.../AM571xIDK_5F00_IPU_5F00_AMMU-to-E2E.zip

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM5716：IPU 缓存和 MMU 设置