This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5718:双通道 H.264 1080p30编码

Guru**** 2589280 points
Other Parts Discussed in Thread: AM5728, AM5718, AM5708

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/641114/am5718-two-channels-h-264-1080p30-encode

器件型号:AM5718
主题中讨论的其他器件:AM5728AM5708

团队、

我看到了 Manisha 的以下帖子:
https://e2e.ti.com/support/arm/sitara_arm/f/791/p/627403/2314336#2314336
使用 TI 处理器 Linux SDK、AM5728上的2个1080p30 H.264编码似乎是可能的。
您能否确认、这种方法可以使用 AM5728 EVM 和处理器 Linux SDK "开箱即用"演示?

AM570x/AM571x 上是否也可以使用 TI 处理器 Linux SDK?
或者是否需要第三方软件(如优化的编解码器和多媒体框架)?
由于 AM570x/AM571x 只有一个32bity DDR 接口、它是否会成为2x 1080p30 H.264编码的瓶颈?

提前感谢!

Anthony

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    软件团队已收到通知。 他们将在这里作出回应。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    是的、只要系统 DDR 带宽限制在2.7至3 GBytes/秒左右、AM5708/AM5718就可以执行2x1080p30操作 双通道1080p30编解码器的功耗大约为1 GBytes/秒
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    大家好、Manisha、

    谢谢!

    从下面的帖子中、我了解在 AM572x 上、可以在 VIP 上即时进行扩展:
    https://e2e.ti.com/support/arm/sitara_arm/f/791/p/627403/2316990

    -是否仍可以"即时"完成以下任务?
    假设 AM571x/AM570x 具有一个传感器和2个从中创建的流:

                        -->定标器(1080p)--> H.264编码(1080p30)--> DDR

    CMOS 传感器(在 VIP 或 CSI-2上)

                        -->缩放器(720p)--> >H.264编码(720p30)--> DDR

    -或者 CMOS 数据是否存储在 DDR 上,以及 VPE 是否具有下变频功能?
    -是否可以将缩小的数据直接传递到 IVA HD?
    -上面的视频路径是否需要任何 ARM cortex CPU 干预? CPU 负载是多少?
    CSI-2和 VIP 输入上的 CMOS 是否相同?

    -上述方案的最佳方案是什么? 以下替代方案是否更好?
    CMOS 传感器(在 VIP 或 CSI-2上)-->定标器(到1080p)--> H.264编码(1080p30)--> DDR

    |

    -->缩放器(720p)--> >H.264编码(720p30)--> DDR

    提前感谢、

    Anthony

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     [引用用户="AnBer"]

    -是否仍可以"即时"完成以下任务?
    假设 AM571x/AM570x 具有一个传感器和2个从中创建的流:

                        -->定标器(1080p)--> H.264编码(1080p30)--> DDR

    CMOS 传感器(在 VIP 或 CSI-2上)

                        -->缩放器(720p)--> >H.264编码(720p30)--> DDR

    [/报价]

    否  VIP IP 支持即时获取单个输入和写入到 DDR 两个输出-一个原始分辨率和另一个向下扩展的分辨率。 虽然 VIP IP 支持此功能,但 VIP 驱动程序不支持双路输出。 它只能写入单个输出(缩放或原始分辨率)。  

    [引用 user="AnBer"]或者 CMOS 数据是否存储在 DDR 上,并且从 DDR 中有 VPE 下变频?

    是的、数据进入 DDR、然后需要使用 VPE 进行下变频(存储器到存储器操作)

    [引用 user="AnBer"]-是否可以将降频数据直接传递给 IVA HD?

    否、这与上述情况类似。 数据由 VIP/CSI-2送入 DDR 存储器。  

    [引用 USER="AnBer"-上面的视频路径是否需要任何 ARM cortex CPU 干预? CPU 负载有多大?[/quot]

    ARM 需要每帧级别进行干预、以将缓冲区传递给 IVA 进行编码。 在此过程中、ARM MHz 几乎可以忽略不计。 IVA 模块由 M4控制。 ARM 只提供代理、通过 IPC 将所有信息传递到 M4、以便对 IVA 进行编程。  

    [引用 USER="AnBer"-在 CSI-2和 VIP 输入上的 CMOS 是否会是相同的?

    您可以看到、CSI-2和 VIP 的数据流是相同的。 唯一的问题是 CSI-2不支持动态扩展。  CSI-2 IP 支持将传入的视频缓冲器直接传输到 VIP IP、无需 ARM 干预、但 CSI-2驱动程序不支持此功能。

    [引用用户="AnBer"]

    -上述方案的最佳方案是什么? 以下替代方案是否更好?
    CMOS 传感器(在 VIP 或 CSI-2上)-->定标器(到1080p)--> H.264编码(1080p30)--> DDR

    |

    -->缩放器(720p)--> >H.264编码(720p30)--> DDR

    [/报价]

    也就是说、 如果您具有不同分辨率(大于1080p)的输入、那么最佳方法是使用 VIP 通过动态调节将1080p 输入引入 DDR、然后将输出传递到 H.264编码器进行编码、并将输出传递到 VPE 以向下调节到720p。 将 VPE 输出传递到 H.264编码器以进行第二个通道编码。