• 状态 Resolved
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 77 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320DM8168：DDR_CLK 占空比可调？

admin
Guru**** 2601915 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/650325/tms320dm8168-ddr_clk-duty-cycle-adjustable

器件型号：TMS320DM8168

客户发现其电路板上的 DDR_CLK 占空比不能稍微满足 DDR 存储器要求、询问它是否可调、因为它是 DSP 的输出信号。

  • 0
    TI__Guru**** 2601915 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好、Tony、

    不可以、DM816x DDR_CLK (DDR 控制器时钟输出)占空比无法调整、您只能控制该时钟的频率。 DM816x DDR 控制器符合 JEDEC 标准、应与每个符合 JEDEC 标准的 DDR 存储器搭配使用、并具有默认占空比(无需调整)。 它们的 DDR 存储器很可能不符合 JEDEC 标准。

    另请参阅以下讨论类似问题的 e2e 树状网络：

    e2e.ti.com/.../276961
    e2e.ti.com/.../621892

    此致、
    帕维尔