This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/TDA2SG:TIDL 中 L3存储器的用法

Guru**** 2601915 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/650246/ccs-tda2sg-l3-memory-usage-in-tidl

器件型号:TDA2SG

工具/软件:Code Composer Studio

正如我们所知、TDA2x 具有 L3片上存储器。

我们还在 TIDL 中看到 l3Memsize 设置(tidl_tb.c):

秘书长的报告

createParams.l1MemSize = DMEM0_SIZE;
createParams.l2MemSize = DMEM1_SIZE;
createParams.l3MemSize = OCMC_SIZE;

秘书长的报告

我找到了分配给 L1、L2的内存、但我没有看到分配给 L3缓存缓冲区的内存。

L3的使用是否已经在 TIDL (EVE 和 DSP)中实现?

秘书长的报告

#pragma DATA_SECTION (DMEM0_Scratch、".dmem0Sect");
uint8_t DMEM0_scrat[DMEM0_size];

#pragma DATA_SECTION (DMEM1_Scratch、".dmem1Sect");
uint8_t DMEM1_SCRAT[DMEM1_SIZE];

秘书长的报告

查尔斯

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在 TIDL 示例 独立测试应用中、不使用 L3。 但是、在 Vision SDK TIDL 用例中使用了 L3 (OCMC)。

    BTW,L3不是高速缓存,而是仅 SRAM (IALG_SARAM0)。

    谢谢、此致、

    Kumar.D

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    谢谢。

    将查看用例。