This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/637618/what-are-the-differences-between-silicon-revision-and-cpu-revision
您好！
与此帖子所附的图像相关、我想知道 芯片修订 版和 CPU 修订版之间的主要差异。 请举几个例子来说明这一点吗？
谢谢
我在这里提出的问题与芯片版本和 CPU 版本之间的差异有关。 我已经获得了我的另一个问题的答案。 但这是另一个问题。
我希望您能帮助我更好地理解这些修订。 在 Mugdha Gadkari 和 Peter Chung 编写的相关应用报告中，报告说：
"需要注意的一件事是、器件版本和 CPU 版本不相同、完全不相关。"
我知道硅修订版与错误修复和权变措施相关、深入了解差异。
是否有任何书籍或文章描述和 广泛讨论 这些内容？
你好 Hossein，
您参阅以下有关 CPU 版本和芯片版本的应用手册： http://processors.wiki.ti.com/images/f/f4/C55x_CPU_revision.pdf
比较每个 CPU 版本的 TMS320C55x DSP CPU 参考指南...
CPU 2.2： http://www.ti.com/lit/ug/spru371f/spru371f.pdf (可从 TMS320C5509A 产品页面获取)
CPU 3.3： http://www.ti.com/lit/ug/swpu073e/swpu073e.pdf (可从 TMS320C5515产品页面获取)
从 C55xx CPU 版本2.2到 CPU 版本3.3、您将发现... *数据读取数据总线 BB 宽度(16位至32位)、可实现更高的双 MAC 性能(支持4个独立的操作数、而不是3个) *指令缓冲器队列长度从64字节增加到128字节(现在支持64位并行指令、而不是48位) * 3个23位地址生成单元(从16位向上) * LMS、LMSF、具有4个操作数的并行 MAC、并行存储等新指令-这些指令允许16位复数矢量乘法、32位扩展精度矢量乘法、16位实数矢量乘法和16位实数矢量点积的加速。
您还可以参阅相应的指令集参考指南以了解更多详细信息。
此外、除了40位 ALU、16位扩展寻址模式、其他指令、受保护的指令流水线等之外、C55x 内核在 C54x 内核上进行了许多改进、例如2个 MAC 单元、而不是1个16位 ALU
希望这能有所帮助、 标记
您好！ [引用]是否有任何与这些相关的基础和理论书籍？ 电子产品中是否有任何有关 CPU 版本和芯片版本的科学定义或标准？ [/报价] 不，据我所知，我们不提供这类文件。 此外、我不知道这种理论材料、您应该注意到、这不是基础电子产品或某种标准。 这是一个将不同模块/控制器/CPU 集成到 SoC 封装中的问题、此信息不是公开的、我们无法对此进行讨论。 此致、 Yordan
