[参考译文] OMAP-L138：请澄清：L2高速缓存在数据表中有两个地址、即@0x0080 0000和@0x1180 0000

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/640342/omap-l138-please-clarify-l2-cache-has-two-addresses-in-data-sheet-i-e-0x0080-0000-and-0x1180-0000

器件型号：OMAP-L138
Thread 中讨论的其他器件：OMAPL138

尊敬的所有人：

请澄清对 L2缓存存储器分配的疑问

在 Ompl138数据表第3.5节表3.4页码22的"顶级存储器映射"中、它显示"0x0080 0000 0x0083 FFFF 256K DSP L2 RAM"、在第24页的同一个表中、它显示"0x1180 0000 0x1183 FFFF 256K DSP L2 RAM"

http://www.ti.com/lit/ds/symlink/omap-l138.pdf

我的问题如下

a)相同 L2高速缓存的这两个位置之间有何差异

b)要使用的位置、或者我们可以同时使用这两个位置(即0x0080 0000处为256k、 0x1180 0000处为256k)

此致

Ashish

8 年多前

0 admin 8 年多前

TI__Guru**** 2589280 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

第22页上的第一个存储器地址：
0x0080 0000 0x0083 FFFF 256K DSP L2 RAM =>这是从 DSP 查看的地址。在这种情况下、假设您直接从 DSP 内部访问 DSP L2RAM。

另一个位置
0x1180 0000 0x1183 FFFF 256K DSP L2 RAM
是 ARM 和其他主外设通过系统互连通过 DSP SDMA 端口访问的 DSP L2 RAM 的顶层视图。

请注意、您还应参阅器件的 TRM、请参阅第5.3节 DSP 存储器：
"5.3 DSP 存储器
DSP 内部存储器可由 ARM 和其他主外设访问(由指定)
连接矩阵)通过系统互连通过 DSP SDMA 端口。
DSP 内部存储器由 L1P、L1D 和 L2组成。 DSP 内部存储器配置为：
•L1P 存储器包括32KB RAM。 DSP 程序存储器控制器(PMC)允许您将部分或全部 L1P RAM 配置为正常程序 RAM 或高速缓存。您可以配置0 KB、4 KB、8 KB、16 KB 或32 KB RAM 的高速缓存大小。默认配置为32 KB 高速缓存。
•L1D 存储器包括32KB RAM。 DSP 数据存储器控制器(DMC)允许您将 L1D RAM 的一部分配置为正常数据 RAM 或高速缓存。您可以配置0 KB、4 KB、8 KB、16 KB 或32 KB RAM 的高速缓存大小。默认配置为32 KB 高速缓存。
•L2存储器包括256KB RAM。 DSP 统一存储器控制器(UMC)允许您将部分或全部 L2 RAM 配置为正常 RAM 或高速缓存。您可以配置0 KB、4 KB、8 KB、16 KB、32 KB 的高速缓存大小、 256KB RAM 中的64KB、128KB 或256KB。默认配置为256 KB 普通 RAM。
•L2存储器还包括1024 KB 的 ROM。"

此致、
Yordan

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] OMAP-L138：请澄清：L2高速缓存在数据表中有两个地址、即@0x0080 0000和@0x1180 0000