This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TIDL Argmax 层问题

Guru**** 2601915 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/649660/tidl-argmax-layer-question

您好!

我有一个型号 wtih argmax 层。 argmax 层的输出尺寸为1x7x10x10。  

当我在 DSP EVE 模式下运行模型时、我会得到两个不同的结果。

在 DSP 模式下、最大输出为5。

在 EVE 模式下、最大输出为6。

在 TIDL tidl_argmax.h 上、我找到了最大通道的定义。  

#ifdef core_EVE
#define ARGMAX_MAX_NUM_CHANNELS (15)
#elif core_dsp
#define ARGMAX_MAX_NUM_CHANNELS (6)
#endif

那么,如何解决这个问题呢?

谢谢、此致、

阿安

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Ahan:

     Argmax 层数据流需要更改以处理6个以上的通道、目前我们将所有通道一起处理、我们可能已修改流以一次处理一个通道、并在通道处理之间在内部存储器中具有最大索引。

    谢谢、Rgerads、

    Kumar.D

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Kumar、

    将来是否有解决此问题的办法?

    谢谢、此致、

    阿安
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Ahan、

     到目前为止、它还没有在计划中。 我们正在制定下一版的计划。 将在最终确定计划后在此处更新。

    谢谢、此致、

    Kumar.D