请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMDSEVM6678 主题中讨论的其他器件： ADS5263EVM、 TMS320C6678
我有一个具有 LVDS 输出的高速 A/D 转换器(ADS5263EVM)。 我的印象是、根据我在 interfacebus.com/Serial_RapidIO_bus.html 上找到的信息、我可以使用 TMDSEVM6678的 sRIO 外设读取来自 A/D 的串行数据。 它指出、sRIO 实现了 LVDS 作为电气接口。 但是、在做更多研究并阅读 Keystone sRIO 用户指南(SPRUGW1B)之后、我看到了以下段落(第1-4页)：
目前、RapidIO 贸易协会识别到两个物理层规范：8/16 LP-LVDS 和1x/4x LP-Serial。 8/16 LP-LVDS 规范是点对点同步时钟源 DDR 接口。 1x/4x LP-Serial 规范是点对点、交流耦合、时钟恢复接口。 两个物理层规范不兼容。
SRIO 符合1x/4x LP-Serial 规范。 SRIO 中的串行器/解串器(SerDes)技术也符合该规范。
因此、我现在怀疑我可以直接使用 DSP 从 A/D 读取 LVDS 数据(在40~100 MSPS 之间采样的16位数据)。 是否有人可以确认这是正确的，并提供有关上述段落的一些进一步信息？ 或者是否有其他外设可以支持这种数据传输？
如果有任何建议，将不胜感激。
