[参考译文] Linux/DRA718：引导失败。

您好、Karthik、

我从下载 uboot

www.ti.com/.../TIDEP-0097 =>

用户指南(具有成本效益的车载信息娱乐系统参考设计)

www.ti.com/.../tidudn2.pdf =>第11页，uboot

谢谢。

Ryan。

大家好、Somnath、

很抱歉、我不是很清楚。

518202是 Spectrum Digital EVM (DRA71x/DRA79x/TDA2Ex-17/AM570x CPU 板套件)原理图文档编号。

518392是 TI J6入门级低 REF EVM 电路板原理图文档编号。

我从 omappedia.org/.../6AM.1.3_Release_Notes 下载了软件。

非常感谢。

Ryan。

您好、Ryan、

为518392电路板提供的参考软件不支持 SD 卡引导。
请按照文档第3.1.3节中的说明使用 USB 外设引导刷写电路板。

http://www.ti.com/lit/ug/tidudn2/tidudn2.pdf

此致、
Vishal

大家好、Sommnath、

 是的，我们重建 U-boot 并在 Spectrum Digital EVM 上运行，

但它仍然无法在我们的 PCBA 上运行。

我们不对 Spectrum Digital EVM 板进行任何修改。

谢谢。

Ryan。

您好！

 我在  电路板和 Spectrum Digital EVM 板上测量了 DDR3L CKE 和 CLK_P 信号(作为附加文件)。

看起来 DDR3L 在我们的电路板上不起作用、但我不知道为什么？

我已将电路板 J6条目晶体更改为20MHz、并将 SYSboot 设置为20MHz。

我甚至尝试从 QSPI 引导(刻录在 Spectrum Digital EVM 板上并重新构建到我们的板上)，但它仍然引导失败。

有人可以给我任何建议吗？

非常感谢。

Ryan。

您好！  

我使用  XDS100v2 JTAG 调试探针连接我们的目标板、

CCS 消息如下所示。

什么可能导致 PRCM 配置超时？

Cortex_M4_IPU1_C0：GEL 输出：-->>>DRA72x Cortex M4启动序列正在进行中... <<<--

Cortex_M4_IPU1_C0：GEL 输出：->>>DRA72x Cortex M4启动序列完成！ <<<--

Cortex_M4_IPU1_C1：GEL 输出：-->>>DRA72x Cortex M4启动序列正在进行中... <<<--

Cortex_M4_IPU1_C1：GEL 输出：->>>DRA72x Cortex M4启动序列完成！ <<<--

Cortex_M4_IPU2_C0：GEL 输出：-->>>DRA72x Cortex M4启动序列正在进行中... <<<--

Cortex_M4_IPU2_C0：GEL 输出：->>>DRA72x Cortex M4启动序列完成！ <<<--

Cortex_M4_IPU2_C1：GEL 输出：-->>>DRA72x Cortex M4启动序列正在进行中... <<<--

Cortex_M4_IPU2_C1：GEL 输出：->>>DRA72x Cortex M4启动序列完成！ <<<--

C66xx_DSP1：GEL 输出：->>>DRA72x C66x DSP 启动序列正在进行中... <<<--

C66xx_DSP1：GEL 输出：->>>DRA72x C66x DSP 启动序列完成！ <<<--

CortexA15_0：GEL 输出：-->>DRA72x Cortex A15启动序列正在进行中... <<<--

CortexA15_0：GEL 输出：->>DRA72x Cortex A15启动序列完成！ <<<--

IcePick_D：GEL 输出：IPU RTOS 从等待复位中释放。

IcePick_D：GEL 输出：IPU SIMCOP 从等待复位中释放。

IcePick_D：GEL 输出：IVAHD C66从等待复位中释放。

IcePick_D：GEL 输出：IVAHD ICONT1从等待复位中释放。

IcePick_D：GEL 输出：IVAHD ICONT2被从等待复位中释放。

CS_DAP_DebugSS：GEL 输出：->>将调试 DPLL 设置配置为1.9 GHZ <<---

CS_DAP_DebugSS：GEL 输出：>正在设置 DebugSS 1.9GHz ...

CS_DAP_DebugSS：GEL 输出：<使用设置 DebugSS 跟踪导出时钟(TPIU)到97MHz 完成

CS_DAP_DebugSS：GEL 输出：<使用 Setup DebugSS PLL 时钟1.9GHz 完成

CS_DAP_DebugSS：GEL 输出：<使用设置 DebugSS ATB 时钟380MHz 完成

CS_DAP_DebugSS：GEL 输出：<使用设置 DebugSS 跟踪导出时钟(TPIU)到97MHz 完成

CS_DAP_DebugSS：GEL 输出：->>打开调试检测所需的 L3_INSTR 和 L3_3时钟<<< ----

CS_DAP_DebugSS：GEL 输出：-<<启用 L3仪表时钟>>>--

CS_DAP_DebugSS：GEL 输出：->>>映射计时器支持源到默认内核<<<< ----

CS_DAP_PC：GEL 输出：Cortex-A15 1不处于 WIR 模式、因此无需执行任何操作。

CortexA15_0：GEL 输出：-->>DRA72x 目标连接序列开始... <<<--

CortexA15_0：GEL 输出：->>DRA72x PG1.0 GP 器件<<---

CortexA15_0：GEL 输出：-->>>内核处于非安全状态。 <<<--

CortexA15_0：GEL 输出：->>>>OPPNOM 的 PRCM 时钟配置正在进行中... <<<--

CortexA15_0：GEL 输出：Cortex A15 DPLL OPP 0时钟配置正在进行中...

CortexA15_0：GEL 输出：Cortex A15 DPLL 已锁定、现在正在解锁...

CortexA15_0：GEL 输出：Cortex A15 DPLL OPP 0完成！

CortexA15_0：GEL 输出：IVA DPLL OPP 0时钟配置正在进行中...

CortexA15_0：GEL 输出：IVA DPLL OPP 0完成！

CortexA15_0：GEL 输出：每个 DPLL OPP 0时钟配置正在进行...

CortexA15_0：GEL 输出：每个 DPLL 已锁定、现在解锁

CortexA15_0：GEL 输出：每个 DPLL OPP 0完成！

CortexA15_0：GEL 输出：内核 DPLL OPP 0时钟配置正在进行中...

CortexA15_0：GEL 输出：内核 DPLL OPP 已锁定、现在正在解锁...

CortexA15_0：GEL 输出：内核 DPLL OPP 0完成！

CortexA15_0：GEL 输出：Abe DPLL OPP 0时钟配置正在进行中...

CortexA15_0：GEL 输出：Abe DPLL OPP 0完成！

CortexA15_0：GEL 输出：GMAC DPLL OPP 0时钟配置正在进行中...

CortexA15_0：GEL 输出：GMAC DPLL OPP 0完成！

CortexA15_0：GEL 输出：GPU DPLL OPP 0时钟配置正在进行...

CortexA15_0：GEL 输出：GPU DPLL OPP 0完成！

CortexA15_0：GEL 输出：DSP DPLL OPP 0时钟配置正在进行中...

CortexA15_0：GEL 输出：DSP DPLL OPP 0完成！

CortexA15_0：GEL 输出：PCIe_REF DPLL OPP 0时钟配置正在进行...

CortexA15_0：GEL 输出：PCIe_REF DPLL OPP 0完成！

CortexA15_0：GEL 输出：->>>>OPP 0的 PRCM 时钟配置完成！ <<<--

CortexA15_0：GEL 输出：->>>PRCM 配置、用于所有进行中的模块... <<<--

CortexA15_0：GEL 输出：MODULE_BASE：0x4A009700

CortexA15_0：GEL 输出：MODULE_OFFSET：0x000000C8

CortexA15_0：GEL 输出：超时

CortexA15_0：GEL 输出：MODULE_BASE：0x4A009700

CortexA15_0：GEL 输出：MODULE_OFFSET：0x000000D0

CortexA15_0：GEL 输出：超时

CortexA15_0：GEL 输出：MODULE_BASE：0x4A009700

CortexA15_0：GEL 输出：MODULE_OFFSET：0x000000D8

CortexA15_0：GEL 输出：超时

CortexA15_0：GEL 输出：MODULE_BASE：0x4A009700

CortexA15_0：GEL 输出：MODULE_OFFSET：0x00000130

CortexA15_0：GEL 输出：超时

CortexA15_0：GEL 输出：->>>>PRCM 所有模块的配置均已完成！ <<<--

CortexA15_0：GEL 输出：->>DDR3初始化正在进行... <<<--

CortexA15_0：GEL 输出：666MHz 的 DDR DPLL 时钟配置正在进行中...

CortexA15_0：GEL 输出：666MHz 的 DDR DPLL 时钟配置已完成！

CortexA15_0：GEL 输出：启动完全调平

CortexA15_0：GEL 输出：更新 PHY_STATUSx 寄存器中的从器件比率

CortexA15_0：GEL 输出：根据硬件调平输出

CortexA15_0：GEL 输出：硬件调平现已禁用。 使用中的从器件比率

CortexA15_0：GEL 输出：PHY_STATUSx 寄存器

CortexA15_0：GEL 输出：->>DDR3初始化完成！ <<<--

CortexA15_0：GEL 输出：->>DRA72x 目标连接序列完成！！！！！ <<<--

非常感谢。

Ryan。

您好！  

它似乎是 PRCM 定时器13~16上的消息块和超时。

您能向我建议什么可能导致 PRCM 配置超时？

非常感谢。

Ryan。