您好！
下面介绍 了 TMS320DM8168CCYGA2和 Arria V FPGA 的设置、其中时钟源来自时钟合成器5V41065PGGI。
在这种设置下、我们几乎没有工作板、但在其中一个板中、我们面临不一致的问题。 我们观察到、在 Linux 引导中、
工作条件下的 PCIe 打印内容如下：
PCI：总线0：禁用快速背对背传输
PCI：总线1：禁用快速背对背传输
PCI 0000：00：00.0：条8：已分配[mem 0x20000000-0x200fff]
PCI 0000：01：00.0：条0：已分配[mem 0x20000000-0x20007fff]
PCI 0000：01：00.0：bar 0：设置为[mem 0x20000000-0x20007fff](PCI 地址[0x20000000-0x20007fff])
PCI 0000：01：00.0：条码2：已分配[mem 0x20008000-0x2000FFF]
PCI 0000：01：00.0：条码2：设置为[mem 0x20008000-0x2000FFF](PCI 地址[0x20008000-0x2000FFF])
PCI 0000：00：00.0：PCI 桥至[bus 01-01]
PCI 0000：00：00.0：桥接器窗口[禁用 IO ]
PCI 0000：00：00.0：桥接器窗口[mem 0x20000000-0x200fff]
PCI 0000：00：00.0：桥接器窗口[禁用 MEM PREF ]
PCI：启用设备0000：00：00.0 (0140 -> 0143)
在非工作情况下、打印件将为：
PCI：总线0：启用快速背对背传输
在电路板上、电源处于稳定水平。
对 FPGA 进行一次编程、并在电路板断电之前保持该状态、而不依赖于电路板复位。
我们尝试对处理器进行板载复位、并检查日志、我们可以发现问题仍然存在、有时可以看到 PCIe 链路、有时则看不到。
我们甚至尝试探测 FPGA 和处理器的参考时钟输入波形、 发现它们相似、频率正确为100MHz。
然后探测 TX 和 RX 线、当 FPGA 和处理器之间存在链路时、我们可以看到正确的信号；当没有链路时、我们在 TX 和 RX 线上观察到更多的噪声。
能不能有人能帮我找出 此电路板的问题。
在其他电路板中、相同的代码工作正常。
提前感谢。
此致、
南日达 M
