This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] RTOS:具有 VSDK 03_05的 MobileNet SSD 的 tidl_OD 导入模型问题

Guru**** 2540720 points


请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/749595/rtos-tidl_od-import-model-issue-for-mobilenet-ssd-with-vsdk-03_05

工具/软件:TI-RTOS

您好!

我正在尝试使用 VSDK_03_05对 MobileNet SSD 模型运行 tidl_OD 用例。

使用下面的脚本、我能够使用 voc0712-512x512来训练 mobiledetnet-0.5。

使用此经过培训的模型,我使用导入文件和 tidl 模型导入工具生成了模型文件(NET_OD.bin & PRM_OD.bin )。

1.可视化代码:

 我已使用可视化代码文件(即 markBox.c)验证了此模型文件 最初的可视化代码是针对768x320的、因此我已将其更改为512x512、我正在获得检测矩形、但这些矩形并不合适。

2. TIDL 用例:

 我尝试使用 tidl_OD 用例来运行分辨率512x512、方法是对分辨率进行必要的更改。 在本例中、我根本没有检测到任何东西。

请查找随附的 zip 文件、其中包含以下提到的文件、以供您参考。

1.导入文件。  deploy.prototxt 3.  咖啡因模型 4. 导入日志文件。  5.导入的模型文件。  6.可视化代码文件。

7.更改了 chains_tidlod.c 8. 可视化输出图像。

e2e.ti.com/.../1106.tidl_5F00_MobilenetSSD512.zip

请提供指导。

此致、

古里·P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Goiri、

    您能否指定您正在使用的硬件平台/处理器?

    此致、
    Tsvetolin Shulev
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Tsvetolin:

    我使用的是 TDA2xx 硬件。

    谢谢您、此致、
    古里·P
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Goiri、

    表示1。 您能否尝试转储导入工具的层输出并与咖啡因层输出进行比较以检查哪个层产生了问题?

    表示2. 在导入工具中获得正确的结果后、我们可以检查此项。

    谢谢、

    Praveen

     

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    我已转储咖啡因层输出、并使用以下参考与导入工具层输出进行比较、

    但第一个卷积层结果不匹配。 请查找随附的导入工具和咖啡因层转储以供您参考。

    e2e.ti.com/.../TIDL_2600_Caffe_5F00_Matching.zip

    此致、

    古里·P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Goiri、

    请尝试以下步骤。
    1.更改导入配置文件中的"numParamBits = 8或10或12"并进行检查
    2.在 tidl_tb.c 文件中启用"enable_float_trace"、以浮点转储 TIDL 输出、并与 Caffe float 输出进行比较。
    3.首先检查与咖啡因输入匹配的第一个卷积层的输入(在浮点中)?

    谢谢、
    Praveen
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    感谢您的更新。

    如上述答复中所述、我正在尝试通过启用"enable_float_trace"以浮点转储 TIDL 输出。

    但是、虽然构建测试应用遇到了一个错误、

    "

    系统无法找到指定的路径。

    gmake:***[C:\processor_sdk_vision_03_05_00_00\ti_components \Algorithms\REL.TIDL.01.01.02.00\out\vayu\eve\release\modules\ti_dl\test\src\report_utils.obj]错误1

    "

    TIDL 构建路径:C:\processor_sdk_vision_03_05_00_00\ti_componations\Algorithms\REL.TIDL.01.01.02.00\modules\ti_dl\test

    请查找随附的控制台图像以供您参考。

    请提供指导。

    此致、

    古里·P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Goiri、

    我们最终无法复制这种错误
    您能否检查"report_utils.c"文件是否在 src 文件夹中?

    谢谢、
    Praveen
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    "report_utils.c"文件位于以下位置:

    C:\processor_sdk_vision_03_05_00_00\ti_componations\algorits\REL.TIDL.01.01.02.00\modules\ti_dl\test\src\report_utils.c

    但以下位置会引发错误:

    C:\processor_sdk_vision_03_05_00_00\ti_componations\algorits\REL.TIDL.01.01.02.00\out\vayu\eve\release\modules\ti_dl\test\src\report_utils.obj

    此致、

    古里·P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Goiri、

    是的、将创建输出文件夹、此文件夹结构为"out\vayu\eve\release\modules\ti_dl\test\.\src\report_utils.obj"

    但我认为您在"C"驱动器中构建、可能没有足够的权限让 gmake 创建此"out\vayu..."。 文件夹、从而导致错误。

    谢谢、
    Praveen
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Praveen、

    在"C"驱动器中有足够的空间(大约12 GB 可用空间),并且我尝试了 gmake 命令以管理员身份运行。

    但是、我仍然会得到相同的误差。

    请查找所附图像以供参考。  

    请提供指导。

    此致、

    古里·P

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您是否按照用户指南中的说明安装了 visula Studio? 如果没有、请执行操作并尝试