This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA74:在 J6上使用 PCIe

Guru**** 1221580 points
Other Parts Discussed in Thread: CDCM9102
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/726977/dra74-using-pcie-on-the-j6

器件型号:DRA74

您好、支持人员、

我们一直在尝试使用 J6 PCIe 接口连接到板上的 WiFi 模块,但我们遇到了一些问题。

我们的电路板仍基于评估板的电路、您能告诉我这是用作 PCI 端点还是 PCI 主机吗?

用户指南建议、DRA74x-EVM 板应在根复合体模式下运行。 但是、当我们尝试使用两个50R 电阻器替换100R 端接电阻器(在 LJCB_CLKN 和 LJCB_CLKP 上)时、每个信号接地一个。 这部分猜测是基于互联网的简单拖网、这表明我们可能还需要串联电阻器、具体取决于主机的内部配置(J6)。 基于此,我们想知道:-

  1. 我们的50R 接地端接电阻器是否适用于 J6?
  2. 我们的 WiFi 模块与 J6位于同一电路板上;我们应该将终端电阻器放置在模块附近还是 J6附近?
  3. 我们还应该安装串联电阻器吗? (如果是的话、最有价值?)
  4. 为了实现可靠的 PCIe 操作、我们是否应该考虑其他硬件特性?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    由于您的电路板基于评估板、您能否确认您使用的是相同的 CDCM9102双路输出时钟发生器?  如果是、则应遵循 EVM 时钟终端方案。  仅当您直接从电路板上的 J6 (无 CDCM9102)获取100MHz 时、才应修改终端方案以使用双路50 Ω 至 GND 电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    CDCM9102已从设计中删除。  

    您能告诉我为什么使用时钟发生器(CDCM9102)? 即、为什么不直接从 J6提供时钟源?

    谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    该 EVM 具有填充选项、可支持三种不同的时钟模式:

    - CDCM9102为 J6和 PCIe 连接器提供100MHz REFCLK (与传统 PC 主板实现相匹配的默认组装选项)

    - J6直接向 PCIe 连接器提供100MHz REFCLK

    - J6接受来自 PCIe 连接器的100MHz REFCLK

    数据表的"LJCB_REFN/P 连接"部分介绍了您在电路板上使用的输出 REFCLK 模式下的终端要求。

    您是否在 LJCB_REFN/P 引脚上看到时钟输出?  在向 PCIe 链路伙伴(Wifi 芯片)释放复位之前、必须存在该复位。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Chris:

    我们还没有收到您的回复、我假设您的问题已得到解答。
    如果不是、只需在下面发布回复(如果该线程由于超时而锁定、则创建新线程)。

    此致、
    Yordan