This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3359:DDR3路由问题

Guru**** 2956240 points

Other Parts Discussed in Thread: AM3359

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/675444/am3359-ddr3-routing-question

器件型号:AM3359

你(们)好

我理解 AM3359数据表第7.7.2.3节介绍了 DDR3放置、长度、网间距等的布线准则。

对于 DDR3信号的蛇形路由/曲折路由、是否有任何指导/建议? 并行(相同网络)的蛇形环路之间的适当空间是多少?

此致

变阻器

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    没有这种建议。 一个好的建议是遵循与同一类别的两个信号之间使用的间隔相同的间隔。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好,

    您好!

    我是 Varun 的同事、负责此主题。 在 DDR3设计中、蛇形内的间距参数很重要、因为它可以改变信号的速度。 许多规格提到5W 或4W (w =布线宽度)。 与此相比、类中的间距要小得多。  我认为必须为此制定规范/指南、因为这对于所有 DDR3设计都是强制性的。 因此、如果您能提供更多详细信息、那将会非常棒。 由于 TI 已经完成了仿真器件来提供规格、因此如果 TI 提供蛇形间距的原理、将非常有用。

    谢谢

    此致、

    Ajit

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    仿真是特定于电路板的。 您可以参考 EVM 板布局文件以获取指导: processors.wiki.ti.com/.../AM335x_Boards