This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3352:引导顺序

Guru**** 2959530 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/674162/am3352-boot-sequence

器件型号:AM3352

您好!

我对 AM335x 引导顺序有疑问。

我的客户希望使用引导模式、引导顺序如下:
//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////
SYSBOOT[4:0]= 00100b:UART0 -> XIPw/WAIT (MUX1)-> MMC0 -> NAND
//////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////////

使用该序列的原因是、
大多数情况下、它们将使用 NAND 引导、但在某些情况下、它们将使用 NAND 引导
在不擦除 NAND 闪存中的引导映像的情况下、MMC0引导。
因此、MMC0引导阶段应早于序列和中的 NAND 引导阶段
以上序列是唯一支持的序列。

在上述引导序列中、XIP (MUX1)引导阶段将在 NAND 引导之前执行。
由于 XIP 和 NAND 使用相同的 GPMC 引脚、它是否会在 XIP 引导阶段影响 NAND 闪存?
还是只是未通过 XIP 引导阶段、而是进入下一个 MMC0引导阶段还是 NAND 引导阶段?

此致、
G.F.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不可以、这是两种完全不同的访问协议。 尝试 XIP 引导不会影响 NAND。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Biser、

    感谢你的答复。
    我明白了。

    此致、
    G.F.