[参考译文] TDA2xx IPU 子系统

admin

Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/670697/tda2xx-ipu-subsystem

您好！

在 TDA2xx TRM 上有两个 IPU 子系统。根据 TRM IPU1 -用于通用、而 IPU2用于 IVA-HD。

在 L3主地图上、显示 IPU2映射到0x55000000 - 0x5508xxxx、而 IPU1映射到0x5800xxxx - 0x5888xxxx。

是否会出现错误、为 IPU2标记的地址是否用于 IPU1？反之亦然？

(在 SBL 上、它使用0x55020初始化 CTRL_CORE_Cortex_M4_MMUADDRTRANSLTR。我希望 SBL 初始化通用 IPU (IPU1)、但地址属于 TRM 到 IPU2 RAM)

您还能解释一下 CTRL_CORE_Cortex_M4_MMUADDRLOGICTR 寄存器的用途- TRM 上没有提供任何说明。

谢谢

8 年多前

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

请在下面找到您的问题的答案：
没有像 IPU1这样的限制-用于通用、而 IPU2用于 IVA-HD。这适用于较旧的平台。
您能否指定 TRM 的哪个版本和章节具有此信息、以便我更正 TRM。
CTRL_CORE_Cortex_M4_MMUADDRTRANSLTR 被映射到 IPU 的私有地址。如果你看到 TRM 章节"双 Cortex-M4 IPU 子系统寄存器手册"、你将看到讨论了两个地址：IPU 的私有地址和 L3地址。 IPU2在 L3映射中的地址为0x55000000 - 0x5508xxxx、而在 IPU 映射中的地址均为0x5508 0000。
3.在唤醒 IPU 时使用 CTRL_CORE_Cortex_M4_MMUADDRLOGICTR 来配置 IPU 到 IPU RAM 的引导转换页。这是虚拟地址寄存器。您可以参考 SBLLibIPU1SubsystemReset() API 来查看其使用情况。

此致、
Rishabh

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我正在查看我发现的最新 TRM：

文献编号：SPRUI29D
2015年11月–2017年4月修订

IPU1的函数与 IPU2相同-因此、由于它引用内部 IPU 地址并且内部映射相同、两个函数是相同的？

在控制模块下、我只能看到一组寄存器 CTRL_CORE_Cortex_M4_MMUADDRTRANSLTR、CTRL_CORE_Cortex_M4_MMUADDRLOGICTR -没有提到它应用的是哪个 IPU、第二个 IPU 的设置在哪里？两个函数(IPU1和 IPU2配置相同的寄存器)？

我仍然不清楚 CTRL_CORE_Cortex_M4_MMUADDRLOGICTR 寄存器的功能是什么(同样没有说明、它在函数中写入零、这也是它的复位值)。

谢谢、
家伙。

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

至于 TRM 问题、实际上我与团队进行了核对、在即将发布的版本中、这将得到修复、即两个 IPU 都是通用的。

至于寄存器问题、让我与控制模块专家核实一下、我们很快就会回来。

谢谢、

Alex

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

让我们在明天的通话中讨论这一问题和其他问题。

此致、
Rishabh

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

此问题已在通话过程中得到解决。
1。0x5502_0000是 IPU 的视图、对于两个 IPU 都是相同的。在 L3级别、我们有不同的视图。
2.要启动 M4、需要从 IPU 视图映射0x0。 CTRL_CORE_Cortex_M4_MMUADDRTRANSLTR 是物理地址、而另一个是逻辑地址。仅为两个 IPU 设置。

此致、
Rishabh

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

与 SBL 示例上的实际用法相比、TRM 似乎仍然存在一些混淆。
TRM 提到、在使用 MMUADDRTRTRANSLTR 的值复位后初始化的0小页虚拟/逻辑地址、而在用0x5502的固定值复位后初始化该页的物理地址、根本没有提到 MMUADDRLOGICTR 寄存器的任何用法。在 SBL 示例中、MMUADDRRANSLTR 设置为0x5502 -但这是我们需要的物理地址。

家伙

0 admin 8 年多前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好、

正如我们在昨天的通话中所讨论的、这似乎是 TRM 中的一个错误。我已提交 TRM 错误以纠正此问题。

此致、
Rishabh

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] TDA2xx IPU 子系统