[参考译文] TMS320C6747：GPIO 中断

团队将收到通知。 他们将直接在此处发布反馈。

BR
Tsvetolin Shulev

尊敬的 Tsvetolin：

感谢您的支持。
我正在等待他们的反馈。

此致、
卡纳

您好、Kanae、

请确认 DVDD IO 电压为3.3V

Kanae 说：

最低级的建议值

根据数据表(SPRS377F)中的表5.3建议运行条件、当 DVDD = 3.3V 时、VIL <= 0.8。 在数据表中、DVDD IO 电压似乎被限制在3.3V。

最好是 Vil <= 0.2V 并且转换时间尽可能快。

[报价用户="Kanae"]和上升时间[/报价]

数据表未指定 GPIO 边沿检测的上升时间。 相反、它指定了一个低脉冲持续时间和一个高脉冲持续时间。 每个都必须至少是 SYSCLK4时钟(SYSCLK/4)的两个周期。 低电平脉冲持续时间在信号超过 VIL 阈值后开始、高电平脉冲持续时间在信号超过 VIH 阈值后开始。 这使我相信边沿检测逻辑基于 GPIO 输入电平的变化。 我将在内部确认。

[引用 USER="Kanae">它设置上升沿中断、但中断不会偶尔在 DSP 端发生
即使它生成中断信号也是如此。[/quot]

问：可以确认吗？

1) 1)您是指进入 GPIO 的信号从低电平转换为高电平、但有时没有中断、或者...

2) 2)中断位是否总是在一个低电平到高电平转换后被置位、但 CPU 有时不执行中断服务例程？

问：此问题发生在什么芯片版本上？

请参阅《TMS320C6747勘误表》(SPRZ284G)关于3.3V LVCMOS 输入缓冲器的1.16Vil 顾问文档

-最好是 Vil <= 0.2V 并且转换时间尽可能快。

每个组内的中断请求被组合在一起。

问：同一组中是否有任何其他引脚配置为触发中断？

问：在上升沿之后、其组的 INTSTATx 寄存器中是否有任何变化？

ISR 不应要求 ISR 中的关键段保护...

问：ISR 是否已被另一个中断中断中断中断？

问：软件是否保持全局启用中断？

"固件将1写入相应的位位置、以设置或清除 GPIO 信号。 这使得多个固件进程能够切换 GPIO 输出信号、而无需关键段保护(禁用中断、对 GPIO 进行编程、重新启用中断、以防止上下文切换至 GPIO 编程期间的其他进程)。"

GPIO 组0、1、2、3、4、 5、6和7个中断分配给 DSP 事件65、41、49、52、54、 分别为59、62和72

问：能否彻底检查引脚多路复用器选择 GPIO 以外的器件是否没有问题？

问：最后、作为一个调试步骤、他们能否将 GPIO 配置为输出以测试 GPIO 输出上升沿转换时产生的中断？

希望这对您有所帮助、
标记

[编辑-此器件上的 DVDD IO 电压限制为3.3V、删除了1.8V]

Mark、您好！
感谢你的答复。

我会向我的客户询问您的支票项目、但他们的芯片版本除外。

问：这个问题发生在哪个芯片版本上？
A：TMS320C6747DZKB3 (3.0版)


关于您的一些意见、我希望确保以下各项。

-您的帖子中的"Vil <= 0.2V"、这是否意味着"Vol <= 0.2V"？ 拼写错误？


此致、
卡纳