This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5726:DDR3 ECC 设计规则

Guru**** 2999690 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/681388/am5726-ddr3-ecc-design-rules

器件型号:AM5726

您好 TI 团队!

我知道 AM572x 系列存在 ECC 问题。 是否有 ECC 布局规则的规范。 我想知道到 ECC 器件的信号线可能有多长时间、以及 ECC 和 DDR 数据总线之间的长度是否存在最大差异(类似于 DB0-DB3值)。 我们将在 Fly-by 拓扑中具有四个 DDR3器件和一个 ECC 器件。

 

亚历山大

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Alexander、

    我已编辑了您的帖子、因为您提到的信息无法在公共论坛上发布。 在文档中、我对 ECC 数据通道没有特定要求、因此表8-13也应适用于 ECC 数据通道。