[参考译文] TMS320C6678：【DSP：TMS320C6678与放大器；tms320tci6608】什么是 CORECLK、DDRCLK、PCIECLK 的 VIH/VIL？如何确认波形正常？谢谢！！

[引用 USER="Yordan Kovachev"]正如数据表中所述、您可以在 LVDS 电气规范中找到该信息 VIH/VIL/Swing /共模电压。 [/报价]

您是指 VIH 和 VIL 的这些数据吗？

但时钟似乎属于 LJCB 电源域。

LJCB 功率级别为：<1.3V

请参阅应用手册 sprabi4，KeyStone 器件的时钟设计指南，我们应该遵循哪一项？

根据 SPRABL2C：KeyStone I 器件硬件设计指南第82页、keysone 时钟输入为 LJCB、需要交流耦合、但我们在数据手册中找不到驱动器。

请阐明 LJCB 缓冲器的 VIH 和 VIL。

Tom 和 Yordan、您好！

感谢您的回复。 我想再次确认以下几点、以便直接回答客户的问题：

1因为 LJCB 输入缓冲器包括直流偏置和端接、所以输入时钟信号应为交流耦合输入、并且由于它是交流源输入、所以没有 VIH 和 VIL 规格。 对吧？

2 在客户情况下、时钟输入为 LVDS 差分信号(P/N)。  对于摆幅问题、应遵循图7-22、峰间范围为250mV 至2V、这意味着 P 或 N 绝对值的输入时钟应在-125mv/+125mv 和-1V/+1V 之间、因为它是交流源输入。 对吧？

如果是、根据图7-22标题信息、它用于内核时钟和 PCIe 时钟、DDR3 CLCOK 转换时间如何？ 在图7-24中、 DDR3 PLL DDRCLK 时序类似于7-21、但没有像7-22这样的 DDR3时钟输入转换时间图。

3 您提到  " P 或 N 时钟引脚上的单端电压不得超过提供的电压范围： LJCB：-0.3V 至1.3V "、这仅适用于单端时钟源、对吧？ 如果输入是差分时钟、则输入时钟 只需要跟进图7-21/Figure 7-22、而不需要-0.3V 至1.3V 的输入。 对吧？

4 VIH 和 VIL 都用于 直流源输入、如果使用交流源输入、我们不需要考虑这一点、对吧？

非常感谢您的支持！