• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 7 个回复
  • 名订阅用户 0 名订阅用户
  • 次查看 46 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6654：时钟

admin
Guru**** 1257150 points
Other Parts Discussed in Thread: CDCE62005, TMS320C6654
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/786644/tms320c6654-clocking

器件型号：TMS320C6654
主题中讨论的其他器件：CDCE62005、

您好！

1.您能否推荐一款合适的时钟芯片来为 C6654提供时钟？ 我查看了 C6657的评估板、它使用 CDCE62005。 使用是否好？ 我需要为 CORECLKP/N 和 DDRCLKP/N 提供时钟输入 如果我不需要 PCIe、可以终止 PCIECLKP/N 并不向其提供时钟吗？

2.如果我使用 CDCE62005或等效器件、是否希望主机在 POR 失效之前通过 SPI 对时钟发生器进行编程？ 如果不是、它可以使用一些默认设置时钟输出吗？ 我想以850MHz 的频率运行 DSP、我看到 C6657评估板为 DDRCLKP/N 提供50MHz 的频率、为 CORECLKP/N 提供100MHz 的频率 我可以这么做吗？ 如果是、如何将时钟默认为这些值？

谢谢、

Divakar

  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    由于我不使用 PCIe、因此我的内核和 DDR 只需要两个时钟。 我看到评估板分别使用100MHz 和50MHz 时钟。 我不能只使用具有使能功能的差分 LVDS 时钟发生器？ C6654要简单得多。 示例 Cypress CY2XL11：用于内核的100MHz LVDS 时钟发生器和用于 DDR 的 CY2XL12。 我想我可以终止 PCIe 时钟输入
  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    要回答您的问题：

    1.是的、可以将 CDCE62005用作定制板的时钟源。 对于根本不使用的 PCIe、您可以将所有 PCIe 通道保持未连接 PCIe 稳压器电源引脚(VDDR2_PCIe) must、直到在施加适当去耦电容的情况下连接到正确的电源轨。 对于时钟、您应该将 P 连接到正确的电源轨、将 N 连接到 GND。 KeyStone 器件的硬件设计指南中对此进行了说明：

    关于 TMS320C6654的时钟、KeyStone 器件硬件设计指南中的第3章时钟进行了详细介绍：

     

    只要您遵守 KeyStone 器件硬件设计指南数据表和第3章时钟中列出的建议、就可以为您的定制板选择不同的时钟方案。

    此致、

    Yordan

  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    谢谢、
    现在、我需要知道为 CORECLKP/N 和 DDRCLKP/N 设置了哪些值 我没有通过 SPI 对 CDE62005进行编程的机制、因为我的主机处理器可能需要一些时间引导、而且您的数据表不建议长时间保留数据。

    因此、还有其他选项可提供 LVDS 时钟、通过搭接提供上电时的时钟。 在电源稳定之后、我才会启用时钟。

    现在、我能否分别为 CORECLKP/N 和 DDRCLKP/N 使用100MHz 和50MHz。 我认为这就是评估板上使用的内容。 它是否涵盖我的所有内部时钟需求？ 我不清楚。

    www.ti.com/.../tms320c6654.pdf

    我需要 UART、SGMII、I2C、SPI 和 DDR3。 PCIe。

    我是否将 BOOTMODE[12：1]设置为011？ 器件数据表上的表6-90显示了获得850MHz 频率所需的 PLLD 和 PLLM 值。 SGMII 怎么样、它能正常工作吗？ 我不清楚。 我需要通过以太网启动 DSP。 因此 SGMII 必须能够正常工作。 第6.24.2.2节说明输入时钟必须是156.25、250或312.5MHz 这三个值之一。 这是否意味着100MHz 不会像我在上面所说的那样工作？

    DDR - 50 MHz、这是否足以为 DDR-1066运行生成533 MHz？

    谢谢、
    Divakar
  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    [引用]现在、我能否分别为 CORECLKP/N 和 DDRCLKP/N 使用100MHz 和50MHz。 我认为这就是评估板上使用的内容。 它是否涵盖我的所有内部时钟需求？ 我不清楚。

    www.ti.com/.../tms320c6654.pdf

    我需要 UART、SGMII、I2C、SPI 和 DDR3。 PCIe。

    我是否将 BOOTMODE[12：1]设置为011？ 器件数据表上的表6-90显示了获得850MHz 频率的 PLLD 和 PLLM 值[/引述]
    您可以参考 EVM 来进行此操作。

    您可以使用：
    CORECLKP/N 为100MHz
    DDR_CLKP/N 为50MHz
    SRIO_SGMII_CLKP/N 为250 (或您声明的156.25MHz 或312.5MHz)

    [引述] SGMII 的作用是什么？ 我不清楚。 我需要通过以太网启动 DSP。 因此 SGMII 必须能够正常工作。 第6.24.2.2节说明输入时钟必须是156.25、250或312.5MHz 这三个值之一。 这是否意味着100MHz 不会像我在上面所说的那样工作？
    正如我所说的、为了使 SGMII 正常工作、您需要 SRIO_SGMII_CLKP/N (这可能是三种模式之一、即156.25、250或312.5MHz)。 该 EVM 使用250MHz。

    此致、
    Yordan
  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Yordan、
    C6654上似乎不存在 SRIO_SGMII_CLKP/N。 我在器件数据表中搜索了它。 参考硬件设计指南、C6657中也有相应的硬件设计指南。 C6654上的相同引脚是保留的。

    我是对的吗？

    那么、SGMII 时钟是如何衍生的？

    此外、如果 DDR 输入时钟为50MHz、我能否为 DDR 获得533MHz 以及100MHz 的 CORECLK 输入、我是否将引导模式[12：1]设置为011？ 器件数据表上的表6-90显示了获得850MHz 频率所需的 PLLD 和 PLLM 值

    此致、
    Divakar
  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    e2e.ti.com/.../2873801
  • 0
    TI__Guru**** 1257150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好！

    是的、看起来是这样。 我已就此通知设计团队。 他们将在您打开的另一个主题上发布他们的反馈：
    e2e.ti.com/.../788014

    我现在要关闭这个。

    此致、
    Yordan