This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6678:TMS320C6678 DDR3 Clamshell 放置

Guru**** 2533790 points
Other Parts Discussed in Thread: TMS320C6678

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/924448/tms320c6678-tms320c6678-ddr3-clamshell-placement

器件型号:TMS320C6678

尊敬的先生/女士:

我将 TMS320C6678 DDR3 [4 Nos]配合使用、即64位数据宽、运行频率为666MHz。 速度

我的 PCB 空间受限、因此可能无法按照"SPRABI1C"将 DDR3置于 Flyby 拓扑中

那么,我是否可以将这些 DDR3置于蛤壳式拓扑中?  

PS:无论如何、我们都应针对同一项执行信号完整性分析。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shekhar、

    我们强烈建议您在电路板的一侧以及 C6678的同一侧实施 SDRAM。  在路由和过孔残桩管理方面、此实现方案有许多好处。  即使在顶部和底部实施 SDRAM、它们也必须以电传方式呈现、而不会对终止到 VTT 的 ADDR/CMD/CNTRL/CLK 路由进行任何分支。  尝试在两侧放置 SDRAM 的客户通常会遇到严重的稳定性问题、必须以低于最佳的速率操作 DDR3接口才能获得稳健的运行。  另请注意、DDR3等高性能接口中的过孔结构仿真非常困难、并且通常与实际信号完整性不相关。  

    Tom

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    感谢您的反馈。

    我的一个问题是、为什么 Xilinx FPGA 和其他 NXP 处理器不限制 DDR3/DDR4的 Clamshell 拓扑的使用。

    而且、我们还通过 Clamshell 拓扑技术实现了甚至是 Xilinx Zynq UltraScale+ DDR4@1600Mbps 的性能  

    为什么 TI 的处理器有此类限制?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Shekhar、

    我无法解释这些其他器件如何实现此功能。  我推测、这些器件是较新的器件、具有需要额外功耗或更昂贵的附加功能。

    Tom