[参考译文] CCS/TMS320C6678：SRIO：将 DIO nread 从 DSP (C6678)发送到 FPGA (Virtex7)

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/880708/ccs-tms320c6678-srio-send-dio-nread-from-dsp-c6678-to-fpga-virtex7

工具/软件：Code Composer Studio

大家好、

我想将 DIO 数据包从 DSP (C6678)发送到 FPGA (Virtex7)。   我为我的设计读取并更改了 SRIO_TputBenchmarking_evmc6678_C66TestProject 项目。

首先、我要测试 Nread 数据包。 我打开一个阻塞套接字并 从 DSP 发送一个 Nread 数据包。 在 FPGA 侧、我接收 nread 数据包的标头。 然后、我在 FPGA 侧响应数据包(标头和数据有效载荷)。

但问题是、我无法在 DSP 端看到预期的数据负载。

在 DSP 端、套接字处于阻塞模式、完成代码为  此外、 数据应该被写入 DDR3存储器(0x8000000地址)。

值得注意的一点是、当我在 DSP 端以环回模式运行程序时、我可以看到 DDR3存储器中的预期数据和结果是正确的。

我为 SRIO 协议选择5Gbps 和2x 模式。 此外、对于 DSP、我选择参考时钟为312.5MHz、对于 FPGA、选择125MHz。

小问题***

以 μ ِDSP 为单位的一些寄存器的值如下：

0x0290c008 ->   SRIO_RIO_ERR_DET ->      00 00 00 01

0x0290c040 ->   SRIO_RIO_sp_er_det ->  00 00 00 00 00

0x0290b15c ->   SRIO_RIO_pt_ctl ->       01 00 60 98

0x0290b158 ->   SRIO_RIO_sp_err_stat -> 02 00 00 00 00

0x0290b144 ->   SRIO_RIO_sp_lm_resp -> 00 00 00 00 00

0x0290b148 ->   SRIO_RIO_ackid_stat ->  01 01 00  

0x0290b154 ->   SRIO_RIO_sp_ctl2 ->      00 00 aa 02

小问题***

FPGA 侧的调试信号值如下：

PHY_DEBUG[223：0]= 0x 0000 001f 0000 0000 0000 0000 0000 0080 0000 0000 0000 0158 0008 8c0c。

小问题***

您能帮我解决这个问题吗？ 此外、我应该检查哪些寄存器？

此致、

Mohammad