请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TMS320C6678 工具/软件：Code Composer Studio
您好！
我们通过 PCIe Gen2将数据从 FPGA 发送到 DSP、并通过 DMA (由 FPGA 手动发送、无中断)、数据速率为2.4Gbs、DSP 读取数据并执行其他算法。
当 FPGA 和没有 DSP 的数据被激活时、我们得到的数据速率约为5.7Gbs。
在 FPGA 中、当开始读取数据时不知道 DSP 阶段、因此 DSP 配置会优先考虑 FPGA、以免在 PCIe 上卡住 FPGA 吞吐量。
当 FPGA 和 DSP 协同工作时、PCIe 长时间处于停滞状态、您能给我们一些技巧吗？从 FPGA 到 DSP、PCIe 的性能如何更好？
注意：FPGA 和 DSP 与 DDR 中的不同区域进行读取和写入
谢谢、
兹维
