请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:AM625 您好!
我们想了解 DDR4间距要求。根据 TI 建议、了解其4W、但某些情况下为 3W。
但是、我们的电路板尺寸不足以提供4W 或3W 的间距、DDR 放在 SOC 附近的650mil 位置、最大曼哈顿距离为1010mil。
布线是否允许 下降至2W 间距?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我们想了解 DDR4间距要求。根据 TI 建议、了解其4W、但某些情况下为 3W。
但是、我们的电路板尺寸不足以提供4W 或3W 的间距、DDR 放在 SOC 附近的650mil 位置、最大曼哈顿距离为1010mil。
布线是否允许 下降至2W 间距?
对于端点附近的500mil 布线长度、中心到中心间距可以降至2w。 请参阅 DDR 布局指南应用手册: https://www.ti.com/lit/pdf/sprad06中的表2-6和2-7中的注释 确保保持适当的布线阻抗。 我推荐针对此类紧凑设计进行电路板信号完整性仿真
此致、
詹姆斯