[参考译文] AM4378：像素时钟导致 EMC 故障

 您好 Brett Paulsen：

感谢您的查询。

基于以上信息、我不确定我能提供的支持有多好。

是否在 PCLK 和其他控制线上具有串联电阻？  您是否在处理器上安装了所有推荐的去耦电容器和大容量电容器。

您是否可以分享原理图以便快速了解一下？

此致、

Sreenivasa.

是的、我所有控制线都装有33欧姆电阻器、并且 RGB 数据线和处理器配备了所有推荐的电容器。  分享原理图会用处不大。  LCD 工作正常。   

您能回答我的问题吗？  

 您好 Brett Paulsen：

感谢您的留言。

处理器如何生成像素时钟？

请参阅以下 TRM 部分。

第13章  

显示屏子系统(DSS)

13.6寄存器

13.6.1 DSS_DISPC 寄存器

DISPC_除数

我正在检查 压摆率控制或驱动强度控制功能的可用性。

有关时钟的相关信息、请参阅下面的 TRM 部分  

第6章  

电源、复位和时钟管理(PRCM)

此致、

Sreenivasa.

 您好 Brett Paulsen：

我们不建议设置压摆率、因为该配置或设置尚未关闭时序。

我收到了器件专家 Paul Eaves 提供的以下信息：

降低压摆率很可能会影响信号时序裕量并导致其他问题。

 我怀疑它们有问题、因为它们通过连接器和电缆将所有并行视频输出信号路由到显示器。  我想、对于遇到类似问题的大多数客户、他们需要在处理器附近使用板载视频串行器、该串行器使用低压信号将板外视频数据发送到显示器。

 在不产生辐射发射的情况下、很难将高带宽宽并行总线穿过一个 PCB 组件到另外一个 PCB 组件的电缆。

 我知道的唯一另一种解决方案是设计具有适当屏蔽以防止辐射的系统。

此致、

Sreenivasa.

您好 Brett Paulsen：

请参阅下面我 收到的一些其他输入。

回应1.  

其另一个思路是在驱动像素时钟的显示 PLL 上启用展频。  我不确定显示器使用抖动时钟的工作效果如何、但这可能有助于在他们提到的频率下实现峰值能量。  

回应2.  

无论是 MPU 还是显示 PLL、客户都应将 PLL 配置为以下展频而不是对称展频运行、以防止在接近其最大频率限制的情况下通过时钟路径中任何电路的超频而产生的频率增加。

此致、

Sreenivasa.

您好 Brett Paulsen：

感谢您提供宝贵意见。

您还能验证是否使用了推荐的处理器大容量电容和去耦电容。

如果使用振荡器、请检查电源是否具有大容量电容。

此致、

Sreenivasa.