[参考译文] AM6442：如何在 Arm Cortex-A53上启用 L1缓存和 L2缓存 ECC 保护？

admin

Other Parts Discussed in Thread: AM6442

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1221588/am6442-how-to-enable-the-l1-cache-and-l2-cache-ecc-protection-on-arm-cortex-a53

器件型号：AM6442

您好、专家：

如何在 Arm Cortex-A53上启用 L1高速缓存和 L2高速缓存 ECC 保护？

请提供相关的配置寄存器和中断寄存器。

谢谢。

祝你一切顺利。

1 年多前

0 admin 1 年多前

TI__Guru**** 1761415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Lina

您能解释一下用于 A53的操作系统和 SDK 吗？我们实际上并不支持在 A53内核上进行裸机/RTOS 编程。

此致

Mukul

0 admin 1 年多前

TI__Guru**** 1761415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

在 am64x 的 U-boot 上、如何在 Arm Cortex-A53上启用 L1缓存和 L2缓存 ECC 保护？

我们将使用一直在 A53内核上运行的自开发微内核操作系统。

0 admin 1 年多前

TI__Guru**** 1761415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

A53上的高速缓存可以打开或关闭，如果启用了 HW 选项(https://developer.arm.com/documentation/ddi0500/j/System-Control/AArch64-register-descriptions/L2-Control-Register?lang=en )中的功能，则无法控制错误校正和检测方案。 AM6442启用了"SCU-L2高速缓存保护"和"CPU 高速缓存保护"选项。

因此,如果你开启了指令和统一缓存(注册 https://developer.arm.com/documentation/ddi0500/e/system-control/aarch64-register-descriptions/system-control-register--el3 ),你就开启了所有保护功能。

https://developer.arm.com/documentation/ddi0500/e/cache-protection/error-reporting 中记录了检测到的错误的报告。

Pekka

0 admin 1 年多前

TI__Guru**** 1761415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

大家好，我正在使用的编程说明文档是 AM64x/AM243x 处理器器件版本1.0德州仪器(TI)产品系列，在第6.1章中的介绍了器件中的 ArmCortex-A53子系统(A53SS)，我想了解本章中所述寄存器的详细示例，我想了解本章介绍了寄存器的详细配置、以及如何触发 ECC 错误以确保我们的配置正确。

0 admin 1 年多前

TI__Guru**** 1761415 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

A53是标准 A53内核版本 r0p4、其余配置选项在"6.1.3.2 Arm Cortex-A53集群"中进行介绍。有关包括所有寄存器在内的内核的详细信息，请参见 Arm A53 TRM https://developer.arm.com/documentation/ddi0500/latest/ 。具体的错误注入序列记录在 https://developer.arm.com/documentation/ddi0500/j/Cache-Protection/Error-injection 中。

Pekka