请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM5726 我的客户正在利用 GPMC 为 AM5726开发 FPGA 的接口逻辑。
FPGA 使用 AM5726的 clkout1输出作为其工作时钟。
当 CTRL_CORE_pad_GPMC_CLK 的 GPMC_CLK_MUXMODE 为空时
[3：0]被设置为0x2
1.他们希望了解 clkout1和 GPMC_CLK 之间的同步关系和相位关系。
2. 哪个时钟源是 clkout1生成的？
在 FPGA 端进行时序设计需要上述信息。
此致
T. Sakuma.
