• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 463 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM-Q1：两个 TDA4VH 芯片通过主域的 RGMII 接口将 MAC 连接到 MAC；千兆位通信调试失败

admin
Guru**** 2549260 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1200532/tda4vm-q1-two-tda4vh-chips-connect-the-mac-to-mac-through-the-rgmii-interface-of-the-main-domain-gigabit-communication-debugging-failed

器件型号：TDA4VM-Q1
主题中讨论的其他器件：TDA4VH

两个 TDA4VH 芯片通过主域的 RGMII 接口将 MAC 连接到 MAC；千兆位通信调试失败；示波器测量显示 TX 数据信号 无法达到芯片的 电平阈值； 如下图所示、数据01后跟11、导致提升的电平为0。 同样、10后跟00、导致1个电平下拉。 我觉得数据驱动能力太差；  如果有可被配置和修改以提高数据信号驱动能力的寄存器、您能帮我吗？ 此外、为什么时钟信号的长度相同？

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Chen、

    时钟和数据具有相同的驱动强度。 不过、clk 始终在切换。 不断切换时、它可能无法达到满量程电压(Vcc/GND)。而 TX 由于重复的位(00或11)、它将有足够的时间下降到 GND 或 Vcc 电平。 然后、当另一位转换时、它将没有足够的时间到达电源轨(Vcc 或 GND)。

    似乎值得根据 TX/RX_CLK 通道的 PCB 布线长度来进行 IBIS 仿真。 布线长度可能足够长/有损耗、从而可能无法支持所需的上升/下降时间。

    请参阅常见问题解答、查看 RGMII 的驱动强度控制。

    e2e.ti.com/.../faq-tda4vm-q1-tda4-drive-strength-controls

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您回答我的问题；我已经尝试修改寄存器来提高数据信号的驱动能力、但没有用。  TX/RX/CLK 通道的 PCB 布线长度约为8000mil、无论它是否满足 TDA4VH 芯片 RGMII 接口设计要求？的要求

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果将速度降低到10/100M 模式、是否会有改进？ 使用 IBIS 建模进行这些仿真将确定它是否满足 RGMII 时序要求。 比较实际值与建模值也很好。

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    100M 模式速度还行。IBIS 建模和仿真正在进行中。随附文档是 RGMII 信号部分的 PCB 图，您能否帮助检查 PCB 设计是否有任何问题？

    e2e.ti.com/.../PCB.brd

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    两个器件附近的直列式电阻器是多少？  不应使用串联端接、因为 IO 输出阻抗设置为匹配50 Ω。  电路板阻抗是否受控/设置为50欧姆？

    另一个建议是在同一层上对 TX 信号进行布线-这有助于匹配接口上的偏差。  不同过孔数量和不同层上的布线会导致信号传播延迟不同。  (RX 信号具有类似注释)。

    对于示波器捕获、探头位于何处？  请使用具有极短 GND 连接的高速验证来获取准确的图像。

    如前所述、布线长度可能足够长/有损耗、从而可能无法支持所需的上升/下降时间。  

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    串联电阻为0欧姆、PCB 布线阻抗约为45欧姆。

    现在有一个问题。 通过 IBIS 仿真模型、提取 PCB 板的 S 参数进行仿真分析、仿真结果并不是很差、可以达到信号的高低阈值、但用高速示波器测出的信号却非常差 (探针的测试位置在芯片接收端的过孔处、GND 很短)；目前看来 IBIS 仿真模型与实际测试不一致。

    断开负载并测量芯片发送源处的 TXCLK 信号。 发现时钟波形上升沿的斜率很慢、是芯片本身缺乏驱动能力吗？

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果在"已移动负载"处捕获、上述图片看起来会是什么样子？  当源端具有8000mil 迹线和测量时、上述示波器捕获可能具有类似传输的效果。   

  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
      •  上面的图 测量位置是源线阻处、8000mil PCB 的线迹已断开、测量点距离芯片约400 mil。
      • 根据我们的经验、RGMII 引脚位于 MCASP Bank、过多的功能会产生更多的电容抗、这个问题是多路复用引脚之间的回流电流引起的吗？
      • 是否有任何其他方法可以提高驱动 能力。
  • 0
    TI__Guru**** 2549260 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    要确认您的配置-提供的示波器图像与负载/长迹线断开连接。 连接的迹线和测量点约为400mil。  是这样吗？

    关于驱动能力-该信息之前已在本 E2E 中提供。

    VDDSHV 电源轨的电源电压是多少？  它是否为低电平、从而导致 IO 最大电压降低？  或者在 RGMII 使用期间、它是否会因为 IO 电源轨上的高电感/去耦不足而下降？