我正在尝试修改 GPIO_INPUT_INTERRUPT R5F0-0内核使用 MCU_GPIO0引脚并在 CCS 调试会话中的 R5内核上运行的示例、但是目前失败了。
遗憾的是、SysConfig 工具似乎不允许将 MCU_GPIOMUX_INTROUTERS 路由到 R5内核、因为中断路由器输出的唯一可见选项是 MAIN_GPIOMUX_INTROUTERS。 作为权变措施、我复制了从 syscfg 文件生成的文件、并尝试修改 rmIrqREQ.DST_HOST_IRQ 更改了 Sciclient_gpioIrqSet 手动 生成、这与 AM6442的常见问题解答教程类似(区别在于没有 board.c 文件、因此我修改了生成的 ti_drivers_config.c)、但这也不起作用、并会导致 SCIClient 错误。
如何解决此问题？
问题在于 DMSC 内核不允许将中断路由到 MCU 外设的主域。
在新版本的 MCU+SDK 8.6中、DMSC 软件控制分为两部分：MCU 域控制和主域控制。
默认情况下、DMSC 内核应允许用户将 MCU GPIO 中断路由器输出路由到主域。 但在新版本的 MCU+SDK 中没有这种情况。
现在、关于8.6 MCU+ SDK、所有板配置都已通过主域器件组 ID 编译到板配置二进制文件中。 这会导致 MCU 域外设的器件组 ID 不匹配、从而导致 MCU GPIO 中断路由器的 RM 配置失败。
要解决此问题、我们需要按照以下步骤操作。
我在 SBL 中使用了以下突出显示的函数来通知 DMSC 内核。 嘿、将 MCU GPIO 中断或其他 MCU GPIO 中断路由器路由到主域。 添加此函数后、我可以将 MCU GPIO 中断路由到主域外设。
第1步： 将 MCU GPIO 中断路由到 R5F 内核。 为此、我更新了 sciclient_defaultBoardcfg_rm 文件。
在当前版本8.6中， 下面的路由器输出路由到 A53内核；它应该路由到应用程序的 R5F 内核。 好的、我已经更新了它。
您可以根据您的要求选择目标 Core。
有关如何更新和编译该文件、请参阅上述常见问题解答。
步骤2 :编译 sciclient_defaultBoardcfg_rm 文件、使用上述常见问题解答。
步骤3： 按照 SBL 项目中的下图,允许 DMSC 内核将 MCU GPIO 中断路由器输出到 MCU 外设的主域。
步骤4 :编译 SBL
步骤5 :刷新目标上的 SBL OSPI 更新的 bin 文件。
步骤6 ：选择 MCU GPIO 引脚时，系统配置生成了错误的代码。 因此、请根据下图从系统配置中禁用中断。
步骤7：根据下图手动启用中断。
步骤8：请查看下图、了解 SCI 客户端配置、将 MCU GPIO 中断路由到 R5F 内核。
