就像任何其他处理器一样、AM62具有中断路由器。 但它还有一个称为时间同步路由器(TSR)的中断路由器、旨在将输入中断路由到多个输出中断。 TSR 有什么用？ 文档目前不是很清晰、那么我该如何使用它呢？
有关什么是时间同步路由器(TSR)及其工作原理的基本信息、请参阅此常见问题解答的 AM64x 版本：
最坏情况下的延迟
有关更多信息、请参阅此常见问题解答的 AM64x 版本。
AM62的输入延迟将小于12ns。
在测试路由器+输出延迟时、我们将其分为两种情况：
案例1：测试 AM62处理器内部的所有 TSR 输出(例如、PRU 和 CPTS 位于 AM62处理器内部)
案例2：测试所有可能的 TSR 输出、包括 SYNC_OUT 处理器引脚
在情况1中、路由器+输出延迟大于0ns 但小于7ns。 因此、单个输入到达处理器内部两个不同输出端的时间差将始终小于7ns。
在情况2中、 路由器+输出延迟大于0ns 但小于15ns。 因此、 当其中一个输出端为处理器引脚时、单个输入到达两个不同输出端的时间差将始终小于15ns。
TSR 输入
请参见 TRM 中的"时间同步支持"、表"TimeSynch_Event_Inrouter"(表名称在未来 TRM 修订版本中可能改变)。
TSR 输出
从 AM62 TRM 修订版 A 开始、这些并不在任何位置列出。
以下是输入和输出的可视化摘要：
与每个输出关联的数量如下所示：
| 时间异步_EVENT_introutter_out_0 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.8 |
| 时间同步事件反向导输出_1 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.9 |
| 时间同步事件输入模块输出2 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.10 |
| 时间同步事件输入模块输出3 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.11 |
| 时间同步事件输入模块输出4 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.12 |
| 时间同步事件反向导输出5 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.13 |
| 时间同步事件反向导输出6 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.14 |
| 时间同步事件反向导输出7 | dmss_am62_main_0_intaggr_0.intaggr_levi_pend.15 |
| 时间同步事件输入模块输出8 | icss.pr1_edc0_latch0_in |
| 时间同步事件输入模块输出9 | icss.pr1_edc0_latch1_in |
| 时间同步事件隔离器输出10 | cpsw.CPTS_HW1_PUSH |
| 时间同步事件隔离器输出11 | cpsw.CPTS_HW2_PUSH |
| 时间同步事件输入模块输出12 | cpsw.CPTS_HW3_PUSH |
| 时间同步事件隔离器输出13 | cpsw.CPTS_HW4_PUSH |
| 时间同步事件隔离器输出14 | cpsw.cptts_hw5_push |
| Timesync_event_introutter_out_15 | cpsw.cptts_hw6_push |
| Timesync_event_introutter_out_16 | cpsw.cpts_hw7_push |
| 时间同步事件反向导输出_17 | cpsw.cptts_hw8_push |
| 时间同步事件反向导输出18 | |
| 时间同步事件反向导输出_19 | epwm0_sync |
| 时间同步事件输入模块输出20 | SYNC0_OUT 引脚 |
| 时间同步事件反向导输出_21 | SYNC1_OUT 引脚 |
| 时间同步事件隔离器输出22 | SYNC2_OUT 引脚 |
| 时间同步事件隔离器输出23 | SYNC3_OUT 引脚 |
| 时间同步事件输入模块输出24 | icss.pr1_slv_intr 7 |
| 时间同步事件输入模块输出25 | icss.pr1_slv_intr 8 |
