尊敬的 Pekka：
以下是一般问题、因此我将它们移至这里、并在稍后关闭另一个 E2E 主题。
SoC 存储器映射中的所有内核都可以看到所有内部和外部存储器(请参阅 https://www.ti.com/lit/pdf/spruim2中的2.1 MAIN 域存储器映射 )。 2MB 内部 MSRAM 由8个区域/库组成、每个大小为256KB。 如果两个内核在同一个时钟周期内访问同一区域、其中一个内核将停转几纳秒。
ATCM 列在 https://www.ti.com/lit/ug/spruim2f/spruim2f.pdf 中的表2-1 "主域存储器映射"中 、如下所示
然后、我认为、从硬件的角度而言、所有 TCM 存储器都可以从所有内核(即 A53、R5F、M4F)访问。
但我担心是否软件限制了对 TCM 的访问。
1) 1) AM64x 是否对访问 ATCM 进行了一些限制(由于 ROM 代码)？
2)是否有其他受到 SW 访问限制的存储器(例如 ROM 代码、引导加载程序或其他 SDK 代码)。
3)是 R5FSS 0 _内核 0 _ATCM 可从 R5FSS 访问 1 _内核 1 、对吧？
4)我觉得 R5FSS 0 _内核 0 使用以下直接路径访问 R5FSS 0 _内核 0 _ATCM。
以及其他内核(例如 R5FSS) 0 _Core1 访问 R5FSS 的直接路径 0 _内核 0 _ATCM。
正确吗？
5)如何处理访问延迟
-来自 R5FSS 0 _内核 0 至 R5FSS 0 _内核 0 _ATCM。
- 来自 R5FSS 0 _内核 1 至 R5FSS 0 _内核 0 _ATCM
-从其他核心(如 A53,M4F)到 R5FSS 0 _内核 0 _ATCM
6) 如何对 每个访问一个 TCM 进行优先处理(例如 R5FSS 0 _内核 0 _ATCM)以及来自多个内核(例如 R5FSS)的所有访问请求 0 _内核 0 ，R5FSS 0 _内核 1 、A53、M4F)的更多信息。
7)
谢谢、此致、
鹤本市。
