This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VH-Q1:McSPI 时钟配置值未对齐到可能的值。

Guru**** 645810 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1254484/tda4vh-q1-mcspi-clock-configuration-values-not-lining-up-to-possible-values

器件型号:TDA4VH-Q1

我们在器件上配置了 MCU_MCSPI0、MCSPI0和 MCSPI2、以运行一些外设。 在 MCSPI2上、时钟最初设置为20MHz、在测量中升至25MHz。 从 TRM 的表12-36 (SPRUJ43C–2022年3月–2022年11月修订)中给定的时钟信息可以看出这一点。  

不过、在 MCU_MCSPI0和 MCSPI0上、时钟分别配置为4MHz 和8MHz、在4.167MHz 和8.33MHz 下测量。 从表12-36来看、这看起来不是一种可能的配置。  

我在表12-38中看到了有关时钟粒度位的信息。 您能否确认我们通过配置 McSPI 的粒度和时钟速率(CLKG 和 CLKD)是否能够获得8.333Mhz 和4.167MHz?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、我们可以得到8.33 MHz 和4.167 MHz。

    [quote userid="538684" url="~/support/processors-group/processors/f/processors-forum/1254484/tda4vh-q1-mcspi-clock-configuration-values-not-lining-up-to-possible-values 通过配置 McSPI 的粒度和时钟速率(CLKG 和 CLKD)?

    是的、我们可以实现它。  我们有50MHz 的输入时钟、当进行6和12分频时、我们可以得到8.33MHz 和4.16MHz。   

    您可以在表12-38中看到它,其中50 MHz 除以3,得到16.6 MHz。

    此致

    M·塔伦

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢你,塔伦! 8MHz 和4MHz 上的预期占空比是多少?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    频率将与分频器分频、以便我们可以实现8.33 MHz 和4.16 MHz。 我认为占空比不会发生变化。

    此致

    M·塔伦