This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VP-Q1:引脚配置相关问题(SoC 和 MCU)

Guru**** 651690 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1255359/tda4vp-q1-pin-configuration-related-issues-soc-and-mcu

器件型号:TDA4VP-Q1

1 μ、管脚配置相关问题:SOC与MCU域的CPSW2G配置成RMII后剩余其他管脚(多余的管脚及对应的MDIO管脚)可否配置成其他功能管脚;A
引脚配置相关问题:将 SOC 和 MCU 域的 CPSW2G 配置为 RMII 后、其余其他引脚(额外引脚和相应的 MDIO 引脚)可配置为其他功能引脚;

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    将 SOC 和 MCU 域的 CPSW2G 配置为 RMII 后、其余的其他引脚(额外引脚和相应的 MDIO 引脚)可配置为其他功能引脚;

    是的、根据引脚支持的配置/功能、您可以将额外的引脚用于其他功能。 如果 MDIO 正在使用、则必须配置 MDIO 引脚以实现 MDIO 功能。如果不使用、则可以使用其他功能。

    有关更多详细信息、请参阅技术数据表 (TD)和 TRM。

    此致、
    苏德黑尔