This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA2SX:连接 ADV7393与 TDA2x DSS

Guru**** 1815690 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1330240/tda2sx-interfacing-adv7393-with-tda2x-dss

器件型号:TDA2SX
主题中讨论的其他器件:TDA2

您好!

我想使用 ADV7393从 TDA2x DSS 的视频输出端口获取 PAL 输出。 我已经制作了原理图。 我只是想回顾一下该原理图。 我已经将 D0到 D15连接到编码器的 P0到 P15。 我正在使用的复位由一个可编程延迟 IC 生成。 HS 直接从 VOUT1到 ADV 的 HS。 在 VS 方面、我已经按照应用手册的建议添加了 D 触发器(用于延迟 FLD)、并将输出连接到了 ADV 的 VS。 请查看我的原理图(我已随附)并建议任何更改(如有)、以便我最终确定我的设计。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您能否说明您参考的是哪个应用手册(适用于延迟的 FLD)?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    TDA2x 的 DSS BT656解决方法

    https://www.ti.com/lit/pdf/sprac23

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您是否正在使用 RGB565?  需要验证数据位分配是否一致。 对于处理器、我认为组织结构如下:

    对于收发器:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    AD 应用手册建议使用 RGB565、R ON 为0至4、G 位于5至10、B 位于 Adv7393侧11:15。 在 Tda2x DSS 侧、我将发送 BGR16_565。 格式将被隔行显示。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在 ADV 器件上、R 为0到4、在 TI 侧、R 为11到15。  因此 D0不会连接到 D0。  您的原理图是否考虑了这一点?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您可以看到应用手册显示为 RGB565连接下16条线路。 现在就 DSS 而言、我将发送 BGR565。 BGR565意味着 R 在0到4之间导通。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这是我在 TDA2 TRM 中提到的表:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我的意思就是说它适用于 RGB、而对于 BGR、它将被反向。 发送 BGR 时、其应为 R ON 0到4、G ON 5到10、B ON 11到15。 我打算从我的 chains_common.c 内的 DSS 发送 BGR16_565  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Assad

    我认为 、由于位大小相同、只要 RGB 数据线正确连接到 ADV 的预期数据线就没有关系、对吧?  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我对某些要点感到困惑。 让我们逐一讨论:

    tda2x 的 DSS 权变措施表明通过 DSS 发送 RGB565。 现在 RGB565配置为 B[0:4]、G[5:10]、R[11:15]。 在 Adv7393侧、会显示 SEND R ON 0至4、G ON 5至10、B ON 11至15。 现在、我应该怎么做、我应该像这样连接它吗?

    DSS -> Adv7393

    D0:4 -> P11:15  

    D5:10 -> P5:10  

    D11:15 -> P0:4  

    或者、我应该将 D0:15连接到 P0:15一对一、并从 DSS 发送 BGR16_565。 我可以从 DSS 的角度来执行该操作吗?

    对于这两种情况、请回答? 我将在您的输入后完成最终确定。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您应该根据正确的组件订购进行连接、我认为这是上面第一。  

    DSS -> Adv7393

    D0:4 -> P11:15  

    D5:10 -> P5:10  

    D11:15 -> P0:4  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、我会修改它。

    2.延迟电路,我用它来延迟 FLD 信号。 布线是否正确。 如应用手册所述、delay cct 是 adv7343、但我们使用 adv7393。 因此、它将在与 adv7343相同的方案下工作、对吧?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    2. 我用于延迟 FLD 信号的延迟电路。 布线是否正确。 如应用手册所述、delay cct 是 adv7343、但我们使用 adv7393。 因此、它将在与 adv7343相同的方案下工作、对吧?  [/报价]

    我认为是这样。 如果我还记得的话、我们有时会检查它、即使是 ADV7343也需要一点延迟。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。 我现在只能在 VISION SDK 中使用配置。 我正在尝试在 EVM 上测试流水线、只是为了查看在运行应用程序时是否抛出错误(我将绕过 i2c 部分)(我知道将没有输出、因为 EVM 没有此 IC)。 我明天会再来报告。  

    3)我将使用以下设置:(chains_common.c)

    数据格式:RGb16_565

    IF 宽度:16位

    隔行和标准 PAL

    SYNC:离散同步(是否需要任何额外设置?)

    4)但是我有一个困惑。 哪里可以在 VISION SDK 中设置 tftdatalines (在寄存器编程-应用手册中)。 我找不到代码的相关部分。 您能告诉我需要修改 DISP 控制寄存器的位置以及确切的设置来满足 TFtDatalines 和色能吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    同步:离散同步(是否需要任何其他设置?)[/报价]

    是的、因为输出 接口是带有 RGB565的分立式同步接口、不是吗?  

    4)但是我有一个困惑。 哪里可以在 VISION SDK 中设置 tftdatalines (在寄存器编程-应用手册中)。 我找不到代码的相关部分。 您能告诉我需要修改 DISP 控制寄存器的位置以及确切的设置来满足 TFtDatalines 和颜色可再生的要求吗?

    我想这是 chains_common.c 文件中的一个部分、其中配置了显示控制器。 重叠管理器应该有一个 ioctl、以便可以配置 tdm 模式。  

    此致、

    布里耶什

    [/quote]
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    就 TDM 配置而言、它位于 displayCtrlLink_drv.c 文件中、可以在其中对其进行设置。 但我对 tftdatalines 感到困惑。 我找不到任何用于设置它的跟踪。 我必须手动将其设置为0x1 (如应用手册所示)。 或者、它是设置在较高的层次上、由驾驶员自己照顾吗?  请参阅附件:

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您可以直接写入寄存器、或使用驱动程序 ioctl 接口写入此文件。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    如何直接写入? 源文件位于何处? "我知道,我不知道。"

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我认为应用手册还提供了驱动程序示例设置。 请在 chains_main.c 或 displayctrl_link.c 文件中使用此函数来启用 TDM 模式。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Brijesh?

    正如我说过的、我知道可以启用 TDM 模式的位置。 但在第2.1.3.1节"寄存器编程"中、它请求 tftdatalines 来设置0x1。 但是 displayCtrlLink_drv.c 没有 AppNote 中所述的内容。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

     displayctrl_drv.c 文件中的 API DisplayCtrlLink_drvSetConfig 可用于此目的。 此 API 同时调用 ioctls IOCTL_VPS_DCTRL_SET_VENC_OUTPUT 和 IOCTL_VPS_DCTRL_DSS_SET_ADV_VENC_TDM_PARAMS 、我们可以在其中设置输出信息。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    "我想说什么?" 我知道可以在哪里启用 TDM。 还有另一个字符、即 TFtdatalines、它被设定为0x1。 它不在驱动程序文件中。 我想问这个问题。 正如下面的寄存器编程部分所示。 我要问的是前两条线。 我可以设置它们的位置?

    DISP_CONFIG1.TFTDATALINES = 0x1;  

    DP_CONFIG1.COLORENVABLWE=0x0;

    看到这两个。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    当 VideoIfWidth 在输出信息结构中设置为16位时、Tftdatalines 被设置为1。

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的。 寄存器编程的这个部分不适用。 我只需更改与 IFwidth 和 tdm 设置相关的驱动程序相关的设置。 对吧?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    是的、正确。 请使用驱动程序接口、这样您就无需直接写入寄存器。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我将在 EVM 上测试应用流程并报告。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢、我会将该 TT 移至"等待"状态。 要重新打开、只需回复 TT 即可。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Brijesh!

    我的下一个问题是:在 chains_common.c 中、我们在其中设置了参数。 现在、我的数据扫描格式设置为隔行扫描、并且我使用自定义标准。 时钟频率为27MHz、宽度高度为720x576。 为 RGB16_565。 但是、我感到困惑的是、如何重新分级这些参数来设置这些值?  

    FPS = 30U;

    hFrontPorch = 40u;

    hBackPorch = 40u;  

    hSyncLen = 48u;

    vFrontPorch = 13u;

    vBackPorch = 29u;

    vSyncLen = 3U;

    注意:这些值仅取自 LCD7英寸设置。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    请参阅 LCD 规格中的消隐时序、并在这些字段中进行相同设置。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    哪款 LCD? 对不起,我不明白。 您是说复制 lcd7英寸代码中的值吗?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    注意:这些值仅取自 LCD7英寸设置。  [/报价]

    请参阅本 LCD 的规格。 它应该有时序、您需要在这里使用配置。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    但我不使用该 LCD、而是将其配置为 adv7393。 运行是否正常?  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    这些 是可配置参数、请联系您的接收器器件、了解其要求是什么。 我无法判断需要配置的内容、因此在这种情况下无法为您提供进一步帮助。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我总是学习背景、然后在这里提问。 因为有一些我想说明的混淆点。 我将通过点击并试用来设置这些参数、adv7393数据表不提供有关这些参数的任何信息。  

    我还需要您的输入。 如应用手册中所述、使用时序模式1和延迟 FID 信号。 我研究了这个问题、并咨询了供应商、以设置 adv7393的寄存器。 我已经使用 RGb16输入连接了 SD 输入模式的设置表。 其说明将时序模式设置为2、在该模式下使用 HSync 和 Vsync、但应用说明会有所不同(使用延迟的 FID 和时序模式1)。 那么、是使用 RGB 输入和时序模式1测试的东西吗? 请参考。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我建议使用 ADV 所说的内容。  

    此致、

    布里耶什

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好,Brijesh!  

    谢谢回来。 如果我使用模式2、会产生混淆。 模式2使用 HSync 和 Vsync、而模式1使用 HSYNC 和 FID。 因此、在模式2情况下、fid 延迟并随后在 vsync 上使用时不起作用。 在这种情况下、我需要延迟来自 DSS 的 Vsync 信号。 你说什么?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    但 HS 和 VS 输出与要求不兼容。 DSS 无法根据 隔行输出的需要生成 VS。  因此、 请仅使用模式1、其中 ADV 使用 HS 和 FID 输入信号。

    此致、

    布里耶什  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我会记录下来。 我将直接使用 DSS 的 HS 并将 fid 延迟为 vs.、并尝试将寄存器设置为模式1。 我将看到我是否获得输出。 请确认 HS 将直接连接到 HS 右侧?  

    今天就介绍到这里。 当我准备好硬件后、我将打开一个线程。 谢谢  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、HS 应直接连接。  

    此致、

    布里耶什