• State Resolved
  • Locked Locked
  • Replies 4 replies
  • Subscribers 0 subscribers
  • Views 8 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4AH-Q1：基准时钟分频器-有效值

admin
Guru**** 1558020 points
Other Parts Discussed in Thread: TDA4VM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1317295/tda4ah-q1-reference-clock-divider---valid-values

器件型号：TDA4AH-Q1
主题中讨论的其他器件：TDA4VM

您好、TI！

我们正在尝试使 USXGMII 正常工作、目前正在进行调试、以确保以正确的速率计时。

在 CSL_serdes3.c (第408行；CSL_serdesRefclkSel)中、如果我们需要156.25MHz 参考时钟(PMA_CMN_REFCLK_DIG_DIV)、代码将寄存器设置为值0x3。 但在 J784s4寄存器电子表格的 wiz16b8m4ct3标签下,这是一个保留值。 唯一合适的值是0和2、其中3列为"除以8 (保留)"。
您是否能够确认代码是否正确、但注册电子表格是否刚刚未更新？
此致、
斯科特
  • 0
    TI__Guru**** 1558020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    在 CSL_serdes3.c (第408行；CSL_serdesRefclkSel)中、如果我们需要156.25MHz 参考时钟(PMA_CMN_REFCLK_DIG_DIV)、则代码将寄存器设置为值0x3。 但在 J784s4寄存器电子表格的 wiz16b8m4ct3标签下,这是一个保留值。 唯一合适的值是0和2、其中3列为"除以8 (保留)"。

    是的、当基准时钟为156.25MHz 时、我们要将 REFCLK_DIG_DIV 配置为3。
    TDA4VM 中也使用了相同的器件、因为串行器/解串器也是相同的。

    您是否能够确认代码正确、且注册电子表格尚未更新？

    代码仅正确、可能需要更新电子表格。


    您能否确认相同。

    此致、
    苏德黑尔

  • 0
    TI__Guru**** 1558020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Sudheer,

    是的、REFCLK_DIG_DIV 在2b'11处正确。

  • 0
    TI__Guru**** 1558020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Scott、

    USXGMII 有什么问题？ 是否未建立链路、或没有输出或输出采用错误的波特率？

    使用的 SDK 是什么？ 是使用单通道还是多协议的多层方式？

  • 0
    TI__Guru**** 1558020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    现在一切都好、谢谢、没有链路建立、但我们确定问题出在链路的另一端。 修复后、现在有链路建立和数据包 TX/Rx。

    感谢您确认有效的寄存器值。