[FAQ] [参考译文] [常见问题解答]什么是 PRU 内核？ PRU GPIO 信号为何与常规 GPIO 不同？

PRU 的替代产品

 如果设计需要与外部器件进行非标准通信、设计人员通常会在系统中添加现场可编程门阵列(FPGA)或定制可编程逻辑器件(CPLD)。 但是、添加 FPGA 会增加设计的成本和复杂性。 在设计中添加额外芯片也增加了产品受到供应链问题影响的可能性、这些问题会导致较长的交货周期。

另一种方法是使用微控制器(MCU)本身来连接外部器件。 没有灵活外部逻辑的 MCU 使用软件通过其通用输入/输出(GPIO)来控制外部器件。 然而、使用 CPU 内核(如 Arm Cortex M 或 RISC-V)来操作 GPIO 引脚也存在根本的缺点。 像片上网络(NOC)这样的芯片基础设施存在于 CPU 内核和 GPIO 引脚之间(即、没有与 GPIO 的"直接连接")。 CPU 内核可能有流水线。 这些因素和其他因素意味着、与 FPGA 相比、标准 MCU 在与 GPIO 交互时将具有更长的延迟和更低的确定性(即更高的信号抖动)。

假设您只需要使用特定波形驱动一些输出。 在这种情况下、软件会执行背对背写入、以在 SOC 引脚上创建所需的模式。 该模式通过 NOC 基础设施从 CPU 的内部寄存器写入、以连接 GPIO。 NOC 能够使 GPIO 写入命令增加数十纳秒到甚至数百纳秒的延迟和抖动。 因此、系统可能无法满足外设对于输出信号占空比、输出之间的关系等的时序要求。

这些自定义接口的另一个典型需求是请求/确认。 例如、CPU 发送的输出数据或命令由输入命令或来自外设的数据触发。 由于从 GPIO 读取输入、处理输入、然后将输出写回 GPIO 的往返延迟、CPU 读取/写入交互的延迟是其2倍。