This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1372500/am3358-bare-metal-programming-change-the-system-clock
工具与软件：
您好！
该问题涉及 AM3358的直接寄存器/裸机编程：
有多个子系统取决于系统时钟(在手册中不同位置被称为 SYSCLKOUT)。 好像、缺省情况下、这个系统时钟缺省为100 MHz。
我的问题：此系统时钟配置在何处？ 是否可能具有更低/更高的系统时钟？
如果有：哪些寄存器负责通用 SYSCLKOUT/系统时钟或其分频器？
此致
Michael
AM3358具有多个 PLL。 TRM 中有一个部分描述它们的每种操作和配置。 MPU_PLL - TRM 第8.1.6.9章 DDR_PLL - TRM 第8.1.6.11章 CORE_PLL - TRM 第8.1.6.7章 PER_PLL - TRM 第8.1.6.8章 显示 PLL - TRM 第8.2.6.10章
请注意、将内核或按 PLL 更改为非标准频率可能会对需要特定频率的外设的运行产生负面影响。
还有一个时钟树工具可用于探索时钟连接性。 可从以下网址下载： https://www.ti.com/tool/CLOCKTREETOOL
-保罗
好的、那么让我更具体地说一下：
第"15.2节增强型 PWM (ePWM)模块"讨论了"SYSCLK"/"SYSCLKOUT"、这是 EHRPWM 模块的基础时钟。 在 EHRPWM 寄存器中、可以为该时钟配置一个分频器-但基本的"SYSCLK"似乎是固定的、来自其他地方。
那么、这是什么"SYSCLK"？ 此名称仅在 EHRPWM 模块的范围内使用。 是内核时钟吗？
谢谢！
ePWM 模块的 SYSCLK 由 PWMSS 的 PWMSS_OCP_clk 驱动
100MHz PWMSS_OCP_clk 源自 CORE_CLKOUTM4/2 (DPLL_CORE)- TRM 中的表15-3
下面是从时钟树工具捕获的内容。 DPLL_CORE 以蓝色圈出、三个 PMWSS 模块以黄色突出显示。
