• State Resolved
  • Locked Locked
  • Replies 4 replies
  • Subscribers 0 subscribers
  • Views 36 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VM：Jacinto 7处理器配电网络：缺少实施和分析(SPRACN5)

admin
Guru**** 1555210 points
Other Parts Discussed in Thread: TDA4VM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1373045/tda4vm-jacinto-7-processor-power-distribution-networks-implementation-and-analysis-spracn5-missing

器件型号：TDA4VM
主题中讨论的其他器件： TDA4VL

工具与软件：

嗨、团队：

TDA4VM 数据表参考的是"Jacinto 7处理器配电网络：实现和分析(SPRACN5)"文档、但数据表中未提供此文档、我也未在线找到此文档。

您能给我提供链接吗？ 或者、如果没有、您能告诉我我们现在还有其他关于此主题的信息吗？

谢谢！

Marinus

  • 0
    TI__Guru**** 1555210 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jacinto 7 PDN 应用手册(SPRACN5)尚未完成、但 现有的 Sitara  处理器配电网络：实施与分析(SPRAC76F)涵盖了全部相同的关键设计、堆叠和分析主题。

     Jacinto7 EVM 电路板 PCB 堆叠可在 EVM SOM 设计 zip 文件中找到。 我看到 TDA4VM EVM SOM 设计文件缺少16层 SOM PCB 堆叠、但 TDA4VL EVM SOM 设计文件具有16层 SOM  PCB 堆叠文件、这与用于 TDA4VM SOM 设计的堆叠文件相同。

      每个 TDA4x SoC 的 Jacinto7 PCB PI 目标可在每个 J7 SoC 下 CDDS 上的应用手册文件夹中找到。  我在下面添加了 TDA4VM PI 目标表、供您参考。

     

  • 0
    TI__Guru**** 1555210 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

  • 0
    TI__Guru**** 1555210 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Bill：

    TI 是否 仅对这4个电源轨有 PDN 要求？ 是否为其他电源轨定义了任何 PDN 要求？

    谢谢

    LIBOR

  • 0
    TI__Guru**** 1555210 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    具有 PI Z 目标的4x 电源轨具有大于1A 的峰值负载和负载阶跃、可导致有效影响的瞬态电源下冲/突降。  所有其他电源轨的峰值负载均小于1A、或消耗的一致/平均负载电流不会产生影响的瞬态电源噪声。

    所有电源轨都应应用良好的 PCB 设计实践(层分配、用于更大限度地减少 IR 压降的布线宽度/面积、元件放置和通过接口的低电感)、以实现强大的 PDN 性能。